TMS320C672x是德州仪器C67x下一代高性能32 /64位浮点数字信号处理器。TMS320C672x包括TMS320C6727B、TMS320C6726B、TMS320C6722B和TMS320C6720器件。(1)

增强C67x + CPU． C67x+ CPU是C671x dsp使用的C67x CPU的增强版本。它与C67x CPU兼容，但在速度、代码密度和每个时钟周期的浮点性能方面提供了显著的改进。在350 MHz时，CPU通过在每个周期中并行执行至多8条指令(其中6条是浮点指令)，能够达到2800 MIPS/2100 MFLOPS的最高性能。CPU本身支持32位定点运算、32位单精度浮点运算和64位双精度浮点运算。

有效的记忆系统． 内存控制器将大的片上256k字节RAM和384k字节ROM映射为统一的程序/数据存储器。由于在程序和数据内存大小之间不像在其他设备上那样有固定的划分，因此开发工作得以简化。

内存控制器支持从C67x+ CPU到RAM和ROM的单周期数据访问。最多支持从以下四个来源中的三个并行访问内部RAM和ROM:

• 来自C67x+ CPU的两个64位数据访问
• 一个256位的程序从核心和程序缓存取
• 从外围系统(dMAX或UHPI)访问一个32位数据

对于大多数应用程序来说，大的(32k字节)程序缓存意味着很高的命中率。这可以防止对片上存储器的大多数程序/数据访问冲突。它还能从SDRAM等芯片外存储器中有效地执行程序。

高性能纵横开关． 一个高性能的交叉开关作为不同总线主(CPU, dMAX, UHPI)和不同目标(外设和内存)之间的中心集线器。所述交叉杆部分连接;有些连接不被支持(例如，uhpi到外设的连接)。

只要不存在针对特定目标的总线主机之间的冲突，多个传输就会通过交叉条并行发生。当冲突确实发生时，仲裁是一个简单而确定的固定优先级方案。

dMAX被赋予最高优先级，因为它负责最关键的时间I/O传输，其次是UHPI，最后是CPU。

dMAX双数据移动加速器． dMAX是一个用于执行数据移动加速的模块。数据移动加速器(dMAX)控制器处理内部数据存储控制器和C672x dsp上的设备外设之间的用户编程数据传输。dMAX允许数据从任何可寻址内存空间移动，包括内部内存、外设和外部内存。

该dMAX控制器包括功能，如执行三维数据传输高级数据排序的能力，和管理内存的一部分作为一个循环缓冲区/FIFO与延迟tap基于读写数据的能力。dMAX控制器能够同时处理两个传输请求(如果它们是来自不同的源/目的地)。

外部内存接口(EMIF)的灵活性和扩展． C672x上的外部内存接口支持单个SDRAM和单个异步内存。EMIF数据宽度在C6726B、C6722B和C6720上是16位宽，在C6727B上是32位宽。

SDRAM支持包括具有1、2或4银行的x16和x32 SDRAM设备。

C6726B、C6722B和C6720支持最多128M位的SDRAM设备。

C6727B将SDRAM支持扩展到256m位和512m位设备。

异步内存支持通常用于从并行的非多路复用NOR闪存设备引导，该设备可以是8、16或32位宽。从比专用EMIF地址线本机支持的更大的闪存设备启动是通过使用通用I/O引脚的上层地址线来完成的。

异步存储器接口也可以配置为支持8位或16位的NAND闪存。它包括一个硬件ECC计算(用于单比特错误)，可以对高达512字节的数据块进行操作。

通用主机端口接口(UHPI)用于高速并行I/O． UHPI (Universal host - port Interface)是一个并行接口，外部主机CPU可以通过该接口访问DSP上的内存。

C672x UHPI支持三种模式:

• 多路地址/数据-半字(16位宽)模式(类似于C6713)
• 多路地址/数据-全字(32位宽)模式
• 非多路模式- 16位地址和32位数据总线

UHPI也可以被限制访问C672x地址空间中的任何地方的单个页面(64K字节)内存;此页面可以更改，但只能由C672x CPU更改。该特性允许UHPI用于高速数据传输，即使在安全是一个重要要求的系统。

UHPI仅适用于C6727B。

多通道音频串口(McASP0, McASP1, McASP2) -最多16个立体声通道I2S。多通道音频串口(McASP)与编解码器、dac、adc和其他设备无缝连接。它支持无处不在的IIS格式以及这种格式的许多变体，包括多达32个时隙的时分多路复用(TDM)格式。

每个McASP包括可独立或同步操作的发送和接收段;此外，每个部分包括自己灵活的时钟发生器和广泛的错误检查逻辑。

当数据通过McASP时，它可以重新排列，以便应用程序代码使用的定点表示可以独立于外部设备使用的表示，而不需要任何CPU开销来进行转换。

McASP是一个可配置的模块，支持2到16个串行数据引脚。它还可以选择支持数字接口发射机(DIT)模式，具有完整的384位信道状态和用户数据存储器。

C6722B和C6720上没有McASP2。

集成电路串口(I2C0、I2C1)． C672x包括两个I2C串口。典型的应用是将一个I2C串口配置为外部用户界面微控制器的从属端口。另一个I2C串口可以被C672x DSP用来控制外部外围设备，如CODEC或网络控制器，这是DSP设备的外围功能。

两个I2C串口与SPI0串口采用引脚多路复用。

串口外设接口(SPI0、SPI1)． 与I2C串口一样，C672x DSP也包括两个串行外设接口(SPI)串口。这允许一个SPI端口被配置为一个奴隶来控制DSP，而另一个SPI串口被DSP用来控制外部设备。

SPI端口支持基本的3引脚模式以及可选的4引脚和5引脚模式。可选引脚包括一个从芯片选择引脚和一个使能引脚，实现在硬件中自动握手最大SPI吞吐量。

SPI0接口与两个I2C串口(I2C0和I2C1)引脚复用。SPI1串口与来自McASP0和McASP1的5个串行数据引脚复用。

实时中断定时器(RTI)． 实时中断定时器模块包括:

• 两个32位计数器/预分频器对
• 两个输入捕获(与McASP直接内存访问[DMA]事件绑定，用于采样率测量)
• 四是比较自动更新能力
• 数字看门狗(可选)，以增强系统的健壮性

时钟产生(PLL和OSC)． C672x DSP包括一个片上振荡器，支持12 MHz到25 MHz范围的晶体。或者，时钟可以通过CLKIN引脚提供给外部。

DSP包括一个灵活的，软件可编程锁相环(PLL)时钟发生器。通过划分PLL输出，可以生成三个不同的时钟域(SYSCLK1、SYSCLK2和SYSCLK3)。syscclk1是CPU、内存控制器和内存所使用的时钟。syscclk2被外围子系统和dMAX使用。syscclk3专门用于EMIF。

在本文档的其余部分中，TMS320C6727B(或C6727B)、TMS320C6726B(或C6726B)、TMS320C6722B(或C6722B)和/或TMS320C6720(或C6720)将统称为TMS320C672x(或C672x)。