0
TMS320C64x DSP(包括TMS320DM642设备)是TMS320C6000 DSP平台中性能最高的定点DSP一代。TMS320DM642 (DM642)器件基于德州仪器(TI)开发的第二代高性能、先进的VelociTI 超长指令字(VLIW)体系结构(VelociTI.2 )，使这些dsp成为数字媒体应用的优秀选择。C64x 是C6000 DSP平台的代码兼容成员。
在720 MHz的时钟速率下，DM642器件的性能可达每秒5.76亿条指令(MIPS)，为高性能DSP编程挑战提供了成本效益高的解决方案。DM642 DSP具有高速控制器的操作灵活性和阵列处理器的数字化能力。C64x DSP核心处理器有64个32位字长通用寄存器和8个高度独立的功能单元- 2个32位结果乘法器和6个算术逻辑单元(alu)-与VelociTI。2 扩展。VelociTI。8个功能单元中的2 扩展包括新的指令，以加速视频和成像应用程序的性能，并扩展VelociTI 体系结构的并行性。DM642可以在每个周期产生4个16位的乘累加(MACs)，总共每秒产生2880万个MACs，或者每周期产生8个8位的MACs，总共5760个MMACS。DM642 DSP还具有与其他C6000 DSP平台设备类似的应用程序专用硬件逻辑、片上内存和附加的片上外围设备。
DM642使用一个基于缓存的两级体系结构，并拥有一组强大而多样的外设。Level 1 program cache (L1P)是一个128-Kbit的直接映射cache, Level 1 data cache (L1D)是一个128-Kbit的2-way set-associative cache。2级内存/缓存(L2)由2m内存空间组成，在程序和数据空间之间共享。L2内存可以配置为映射内存、缓存或两者的组合。外设包括:三个可配置的视频端口;一个10/100 Mb/s以太网MAC (EMAC);管理数据输入/输出(MDIO)模块;VCXO插补控制端口;一个多通道缓冲音频串口(McASP0);内部集成电路(I2C)总线模块;两个多通道缓冲串行端口(McBSPs);三个32位通用定时器;用户可配置的16位或32位主机端口接口(HPI16/HPI32);外围组件互连(PCI);具有可编程中断/事件生成模式的16脚通用输入/输出端口(GP0);以及64位无胶外部存储接口(EMIFA)，它能够连接同步和异步存储和外设。
DM642设备有3个可配置的视频端口外设(VP0、VP1和VP2)。这些视频端口外设为常见的视频解码器和编码器设备提供无胶接口。DM642视频端口外设支持多种分辨率和视频标准(如CCIR601, ITU-BT)。656、BT.1120、SMPTE 125米、260米、274米和296M)。
这三个视频端口外设是可配置的，可以支持视频捕获和/或视频显示模式。每个视频端口由两个通道A和B组成，其中有一个5120字节的捕获/显示缓冲区，可在两个通道之间分割。
关于Video Port外接设备的更多详细信息，请参见TMS320C64x Video Port/VXCO Interpolated Control (VIC)端口参考指南(文献编号SPRU629)。
McASP0端口支持一个发送和一个接收时钟区，有8个串行数据引脚，可以单独分配到两个区域中的任何一个。串口支持在每个引脚上从2到32个时隙时分多路复用。DM642有足够的带宽来支持所有8个串行数据引脚传输192khz立体声信号。每个区域中的串行数据可以同时在多个串行数据引脚上传输和接收，并按照Philips Inter-IC Sound (I(2)S)格式的多种变体进行格式化。
此外，McASP0发射机可编程同时输出多个S/PDIF、IEC60958、AES-3、cp430编码数据通道，与单个RAM包含用户数据和通道状态字段的完整实现。
McASP0还提供了广泛的错误检查和恢复功能，例如每个高频主时钟的坏时钟检测电路，它验证主时钟是否在程序设定的频率范围内。
VXCO插值控制端口(VIC)提供从9位到16位分辨率的数字到模拟转换。VIC的输出为单位内插D/ a输出。关于VIC端口的更多详细信息，请参见TMS320C64x视频端口/VXCO插值控制(VIC)端口参考指南(文献编号SPRU629)。
以太网媒体访问控制器(EMAC)提供了DM642 DSP核心处理器与网络之间的有效接口。DM642 EMAC支持10Base-T和100Base-TX，或10mbits /秒(Mbps)和100mbps半双工或全双工，具有硬件流控制和服务质量(QOS)支持。DM642 EMAC使用自定义接口到DSP核心，允许高效的数据传输和接收。有关EMAC的详细信息，请参见《TMS320C6000 DSP以太网媒体接入控制器(EMAC) /管理数据输入/输出(MDIO)模块参考指南》(文献编号SPRU628)。
MDIO (management data input/output)模块连续轮询所有32个MDIO地址，以枚举系统中所有PHY设备。一旦PHY候选者被DSP选中，MDIO模块通过读取PHY状态寄存器透明地监控其链路状态。链路更改事件存储在MDIO模块中，可以选择中断DSP，允许DSP轮询设备的链路状态，而无需持续执行昂贵的MDIO访问。有关MDIO的更多详细信息，请参见《TMS320C6000 DSP以太网媒体接入控制器(EMAC) /管理数据输入/输出(MDIO)模块参考指南》(文献编号SPRU628)。
TMS320DM642上的I2C0端口允许DSP轻松控制外围设备，从串行EEPROM启动，并与主机处理器通信。此外，标准的多通道缓冲串行端口(McBSP)可用于与串行外设接口(SPI)模式外设设备通信。
【用 途】 视频/图像定点数字信号处理器【性能 参数】 采用548引脚球栅阵列（BGA）封装（GDK和ZDK为后缀）和l548引脚球栅阵列（BGA）封装（GNK和ZNK为后缀）。 特点： l 高性能数字媒体处理器 － 2-，1.67-，1.39-ns 指令周期 － 500-，600-，720-MHz 时钟频率
基于TMS320DM642的CCD图像采集系统设计1系统总体设计1.1系统结构本系统以TMS320DM642为核心，采用模块化设计思想，整个系统主要由视频解码芯片(A/D转换芯片)、可编程逻辑门阵列(OSDFPGA)、TMS320DM642及外围电路组成。外围电路主要包括CCD摄像机、SDRAM图像存储器、FLASH程序存储器及TMS320DM642外围电路(复位、电源连接等)。图1为该系统的结构框图。
本文介绍一种基于TMS320DM642 DSP的网络摄像机设计方案。其操作系统、通信协议、网络协议、音视频处理软件均在一颗TMS320DM642上实现，降低了开发的难度。TMS320DM642芯
内容摘要：为了解决某些领域对视频实时处理系统工作温度范围要求较高的问题，设计了基于TMS320DM642和ADV7179的视频实时处理和显示系统，包括系统硬件和基于DSP／BIOS的软件系统的设计。同时还提出了一种采用TMS320DM642 GPIO接口接收MPEG-2传输流(TS)的方案。实验结果较好地验证了设计的合理性和正确性。 关键词：T
本文介绍了基于TMS320DM642的数字图像车流量检测系统，阐明了该嵌入式视觉系统的硬件组成原理及软件结构和车流量检测算法。关键词：TMS320DM642；数字视频处理；车流量
TI公司推出的TMS320DM642器件很好地解决了上述问题，其丰富的外围接口及专用的视频处理模块使得其非常适合日益发展的视频处理系统。这里，提出了以TMS320DM642为核心，由解码器TVP5150为视频输入解码处理器，与非门Flash为存储器、
本设计采用TI公司的TMS320DM642多媒体处理芯片作为主控芯片，将成本控制在可行范围内，并且充分利用芯片内核的高速处理能力保证监控系统实时性，是一种兼顾成本及监控质量的好方法。TMS320DM642(以下简称DM642)是T
高速DSP器件TMS320DM642的引入不仅会极大地提高视频图像处理的速度，也将使算法的选择更为灵活和多样化。1 视频图像数字处理器的构成 采用TMS320DM642的
【摘要】简单介绍了TMS320DM642数字信号处理器的硬件构成，简要给出了DSP平台的程序优化一般流程。着重研究了TMS320DM642平台优化X264视频编码器，包括算法与系统结构优化，乒乓缓存优化，循环体的优化以及DSP汇编实现。
【摘要】简单介绍了TMS320DM642数字信号处理器的硬件构成，简要给出了DSP平台的程序优化一般流程。着重研究了TMS320DM642平台优化X264视频编码器，包括算法与系统结构优化，乒乓缓存优化，循环体的优化以及DSP汇编实现。
