TMS320VC5409A定点数字信号处理器(DSP)(以下简称5409A，除非另有规定)是基于先进的改良哈佛架构，有一个程序存储总线和三个数据存储总线。该处理器提供了一个算术逻辑单元(ALU)，具有高度的并行性、特定于应用程序的硬件逻辑、片上存储器和附加的片上外设。这个DSP的操作灵活性和速度的基础是一个高度专业化的指令集。

独立的程序和数据空间允许同时访问程序指令和数据，提供了高度的并行性。一个周期可以执行两个读操作和一个写操作。具有并行存储指令和特定于应用程序指令的指令可以充分利用这种体系结构。此外，数据可以在数据空间和程序空间之间传输。这种并行性支持一组强大的算术、逻辑和位操作操作，这些操作都可以在单个机器周期中执行。5409A还包括管理中断的控制机制，