TMS320VC5501(5501)定点数字信号处理器(DSP)是基于TMS320C55x DSP一代CPU处理器核心。C55x DSP架构通过增加并行度和总专注于减少功耗实现高性能和低功耗。CPU支持一个内部总线结构，它由一个程序总线、三个数据读总线、两个数据写总线和额外的专用于外设和DMA活动的总线组成。这些总线提供了在单个周期内执行最多3个数据读取和2个数据写入的能力。同时，DMA控制器可以独立于CPU活动执行数据传输。

C55x CPU提供两个乘法累积(MAC)单元，每个单元能够在一个单一周期内进行17位× 17位乘法运算。一个中央40位算术/逻辑单元(ALU)由一个额外的16位ALU支持。alu的使用在指令集控制下，提供了优化并行活动和功耗的能力。这些资源在C55x CPU的地址单元(AU)和数据单元(DU)中进行管理。

C55x DSP生成支持可变字节宽度指令集，以提高代码密度。指令单元(IU)执行32位程序从内部或外部内存和队列指令的程序单元(PU)。程序单元解码指令，将任务定向到AU和DU资源，并管理完全受保护的管道。预测分支能力避免了条件指令执行时的管道刷新。

5501外设包括一个外部存储接口(EMIF)，它提供了对异步存储器(如EPROM和SRAM)以及高速、高密度存储器(如同步DRAM和同步突发RAM)的无粘访问。其他外围设备包括UART、看门狗定时器和I-Cache。两个全双工多通道缓冲串行端口(McBSPs)为各种行业标准的串行设备提供无胶接口，并与多达128个单独启用的通道进行多通道通信。主机端口接口(HPI)是一个8位并行接口，用于提供主机处理器对5501上16K字的内部存储器的访问。HPI以多路模式工作，为各种主机处理器提供无胶接口。DMA控制器在没有CPU干预的情况下为6个独立的通道上下文提供数据移动。两个通用定时器，八个专用通用I/O (GPIO)引脚，模拟锁相环(APLL)时钟产生也包括在内。

5501由业界获奖的eXpressDSP 、Code Composer Studio 集成开发环境(IDE)、DSP/BIOS 、Texas Instruments的算法标准和业界最大的第三方网络支持。Code Composer Studio× IDE提供代码生成工具，包括C编译器、可视化连接器、模拟器、RTDX 、XDS510 仿真设备驱动程序和评估模块。C55x DSP库也支持5501，该库具有50多个基础软件内核(FIR滤波器，IIR滤波器，FFTs和各种数学函数)以及芯片和板支持库。