TPS703xx系列设备旨在为DSP、处理器电源、ASIC、FPGA和需要双输出稳压器的数字应用提供完整的电源管理解决方案。易于编程的排序功能，使这个家庭理想的任何DSP应用上与功率排序的要求。不同的功能，如精度，快速瞬态响应，SVS监控电路(上电复位)，手动复位输入，和使能功能，提供了一个完整的系统解决方案。

TPS703xx系列稳压器提供非常低的跌落电压和双输出电源上电顺序控制，主要为DSP应用设计。这些器件在不使用任何附加滤波器旁路电容的情况下，具有低噪声输出性能，并具有快速瞬态响应和稳定的47µF低ESR电容。

这些设备有固定的3.3 V/2.5 V、3.3 V/1.8 V、3.3 V/1.5 V、3.3 V/1.2 V和可调电压运行。调节器1可以支持最多1a，调节器2可以支持最多2a。独立的电压输入允许设计者配置电源。

因为PMOS通过元件表现为一个低值电阻，跌落电压非常低(通常稳压器1上的160mV)，并与输出电流成正比。此外，由于PMOS通过元件是一个电压驱动设备，静态电流非常低，与输出负载无关(在整个输出电流范围内最大可达250µa)。这个LDO系列还具有睡眠模式;应用高信号在(enable)在T(J) = +25°C时关闭两个调节器，将输入电流降至1µA。

当在引脚连接到低电平输入电压。两个稳压器的输出电压分别在V(SENSE1)和V(SENSE2)引脚上被感知。

SEQ引脚上的输入信号控制两个稳压器的上电顺序。当设备使能，SEQ端子被拉高或左打开时，V(OUT2)首先打开，V(OUT1)保持关闭，直到l V(OUT2)达到其稳压输出电压的约83%。在那我V(OUT1)被打开。如果V(OUT2)被拉低于其稳压的83%(即在过载条件下)，V(OUT1)将被关闭。拉低SEQ终端反转上电顺序，V(OUT1)首先被打开。SEQ引脚连接到内部上拉电流源。

对于每个稳压器，有一个内部放电晶体管放电输出电容时，稳压器关闭(禁用)。

PG1引脚报告电压condi on V(OUT1)。PG1引脚可以用于实现稳压器1提供的电路的SVS (POR，或上电复位)。

TPS703xx具有a重置(SVS、POR或上电复位)。重置是一个交流低开路漏极输出，需要一个上拉电阻才能正常工作。当停了下来,重置在120ms延迟后，当以下三个条件都满足时，进入高阻抗状态(即逻辑高)。首先，V(IN1)必须高于欠压状态。二、手动复位(先生)引脚必须处于高阻抗状态。第三，V(OUT2)必须高于其稳压的大约95%。为了监控V(OUT1)，可以连接PG1输出引脚MR1或MR2．重置可用于驱动上电复位或低电池指示灯。如果重置不使用时，可以留个floa ng。

内部偏置电压由V(IN1)供电，需要2.7V才能实现全功能。每一个稳压器的输入有一个欠压锁定电路，防止每一个输出在输入达到2.5 V时打开。