TPS70358是专为DSP，处理器电源，ASIC, FPGA和数字应用提供一个完整的电源管理解决方案，双输出稳压器的需求。易于编程的排序功能上使这个家庭理想的任何DSP应用与功率排序的要求。不同的功能，如精度，快速瞬态响应，SVS监控电路(上电复位)，手动复位输入，和使能功能上，提供了一个完整的系统解决方案。

TPS70358稳压器提供非常低的跌落电压和双输出电源上电顺序控制，这主要是为DSP应用设计的。这些器件在不使用任何附加滤波器旁路电容的情况下，具有低噪声输出性能，瞬态响应快，使用47-µF低ESR电容时稳定。

TPS70358有固定的3.3 v /2.5 v电压。调节器1可以支持最多1a，调节器2可以支持最多2a。独立的电压输入允许设计者配置电源。

因为PMOS通过元件表现为一个低值电阻，跌落电压非常低(通常在稳压器1上的160mv)，并直接与输出电流成正比。此外，由于PMOS通过元件是一个电压驱动设备，静态电流非常低，与输出负载无关(在整个输出电流范围内最大可达250µa)。这个LDO系列还具有睡眠模式;在T(J) = 25°C时，对EN (enable)施加高信号关闭两个调节器，将输入电流降低到1µa。

当EN引脚连接到低电平输入电压时，设备使能。两个稳压器的输出电压分别在V(SENSE1)和V(SENSE2)引脚上被感知。

SEQ引脚上的输入信号控制两个稳压器的上电顺序。当设备使能，SEQ端子被拉高或左打开时，V(OUT2)首先打开，V(OUT1)保持关闭，直到l V(OUT2)达到其稳压输出电压的约83%。在那我V(OUT1)被打开。如果V(OUT2)被拉低于其稳压的83%(即过载条件)，V(OUT1)将被关闭。拉低SEQ终端反转上电顺序，V(OUT1)首先被打开。SEQ引脚连接到内部上拉电流源。

对于每个稳压器，有一个内部放电晶体管放电输出电容时，稳压器关闭(禁用)。

PG1引脚报告电压条件在V(OUT1)。PG1引脚可以用于实现稳压器1提供的电路的SVS(上电复位)。

TPS70358支持RESET功能(SVS、POR、上电复位)。RESET是一个交流低，开路漏极输出，需要一个上拉电阻正常工作。当启动时，RESET在120ms延迟后，当以下三个条件都满足时，进入高阻抗状态(即逻辑高)。首先，V(IN1)必须高于欠压状态。其次，手动复位(MR)引脚必须处于高阻抗状态。第三，V(OUT2)必须高于其稳压的大约95%。检测V(OUT1)时，PG1输出引脚可以接MR1或MR2。RESET可用于驱动电源复位或低电池指示灯。如果不使用RESET，可以将其保留。

内部偏置电压由V(IN1)供电，需要2.7 V才能实现全部功能。每一个稳压器的输入有一个欠压锁定电路，防止每一个输出在输入达到2.5 V时打开。