TSB12LV01B是IEEE 1394-1995标准的高速串行总线链路层控制器，可以很容易地集成到I/O子系统中。TSB12LV01B提供了一个高性能的IEEE 1394-1995接口，能够在32位主机总线、1394 PHY-link接口和连接到本地总线接口的外部设备之间传输数据。1394 PHY-link接口用于连接PHY层设备，由LLC (link layer controller)提供支持。LLC提供控制FIFO和PHY-link接口之间以100mbits /s、200mbits /s和400mbits /s的速率发送和接收1394个数据包数据。TSB12LV01B收发格式正确的1394包，生成并检测32位循环冗余校验(CRC)。TSB12LV01B能够成为周期主，并支持在两个通道上接收同步数据。TSB12LV01B有一个通用的32位主机总线接口，它将连接到大多数32位主机。LLC还提供从物理层设备接收状态的能力，并通过应用软件访问物理层控制和状态寄存器。提供了一个内部2k字节内存，可以将其配置为多个可变大小的fifo，从而消除了外部fifo的需要。用户可以配置单独的FIFOs来支持一般的1394接收、异步传输和同步传输传输操作。这些功能是通过适当的大小通用接收FIFO (GRF)，异步发送FIFO (ATF)，和等时发送FIFO (ITF)来实现的。

TSB12LV01B是TSB12LV01A的修订版，具有功能增强和修正。它是与TSB12LV01A兼容的引脚，限制如下所示。它也是软件兼容的扩展说明如下。

TSB12LV01A的所有勘误表项已被修复，以下特性增强已完成:

• 两个新的内部登记已经添加在CFR地址40h和44h。在40h的主机总线控制寄存器和@44h的Mux控制寄存器在3.2节中描述。
• 增加了三个可编程通用输出引脚。详细描述请参见1.3节。
• 几个销钉已经改变。参考TSB12LV01A到TSB12LV01B过渡文件，TI文献编号SLLA081，日期为2000年5月。

然而，有三个限制不存在于TSB12LV01A设备中:

• TSB12LV01B只能工作在50mhz主机接口时钟(BCLK)，如果占空比小于5%远离50-50点，(即，占空比必须在45-55%范围内)。对于47mhz或以下的主机时钟频率，40-60%的占空比时钟是可接受的。
• TSB12LV01B在PHY-link接口上没有总线持有者单元。
• 由于移除总线支架细胞，ISO\引脚(引脚69)被替换为TSB12LV01B上的Vcc引脚。

本文不打算作为关于1394的教程;关于1394高速串行总线的详细信息，用户可以参考IEEE 1394-1995串行总线标准。