TSB12LV21B (PCILynx-2)提供了一个高性能的IEEE 1394-1995接口，具有在1394 PHY-link接口、PCI总线接口和连接到本地总线接口的外部设备之间传输数据的能力。1394 PHY-link接口提供与1394物理层设备的连接;由板载链路层控制器(LLC)支持。LLC提供控制FIFO和PHY-link接口之间以100mbit /s、200mbit /s和400mbit /s的速率发送和接收1394包数据。链路层还提供从物理层设备接收状态的能力，并通过应用软件访问物理层控制和状态寄存器。pilynx -2符合

• PCI本地总线规范，修订2.1
• 1394-1995高性能串行总线的IEEE标准
• IEEE标准1212 - 1991
• 微机总线的IEEE标准控制和状态寄存器(CSR)体系结构

内部4kbyte内存可以配置为多个可变大小的fifo，从而消除了外部fifo的需要。单独的fifo用户可配置，以支持1394接收、异步传输和同步传输传输操作。

PCI接口支持32位突发传输，最高可达33兆赫兹，能够同时作为主设备和目标设备进行操作。配置寄存器可以从外部串行EEPROM加载，允许板和系统设计者分配他们自己的唯一标识码。自动引导模式允许将数据移动系统(如停靠站)设计为在PCI总线上操作，而不需要主机CPU。

DMA控制器使用包控制列表(PCL)数据结构来控制数据的传输，并允许DMA在不受主机CPU干预的情况下进行操作。这些pcl可以驻留在PCI存储器或连接到本地总线端口的存储器中。pcl实现了一个指令集，允许链接、条件分支、1394数据传输控制、辅助支持命令和状态报告。5个DMA通道容纳可编程数据类型。pcl可以连接在一起形成一个通道控制程序，该程序可以开发来支持每个DMA通道。数据可以以大端序或小端序格式存储，消除了主机CPU执行字节交换的需要。数据可以传输到4字节对齐的位置，以提供最高的性能，也可以传输到非对齐的位置，以提供最佳的内存使用。

RAM、ROM、AUX、ZV和通用I/O (GPIO)端口共同组成了本地总线接口。这些端口映射到PCI地址，既可以通过PCI总线访问，也可以通过内部DMA事务访问。内部事务不出现在外部PCI总线上，因此节省了PCI带宽。DMA包控制列表或其他数据可以存储在附加到本地总线接口的外部RAM或ROM中。这进一步减少了PCI总线的使用，通常提高了性能。ZV本地总线端口用于从1394个视频设备传输数据到连接到pciilynx -2 ZV端口的外部设备。该接口提供了一种直接从附在本地总线接口上的符合zv的设备接收1394个数码相机数据包的方法。

内置的测试寄存器，一个专用的测试输出终端和四个GPIO终端允许观察内部状态，并提供方便的软件调试功能。可编程中断可用来通知驱动软件的重要事件，如1394总线复位和dma到pcl传输完成。

3.3 v的内部操作降低了功耗，同时保持与5v信令环境的兼容性。PCI接口兼容3v和5v PCI系统。

TSB12LV21B的特点是在军事温度范围-55°C到125°C的操作。

要获取完整的数据表(文献编号SLLS879)或更多信息，请联系support@ti.com。