TSB41AB2提供了在基于电缆的IEEE 1394网络中实现双端口节点所需的数字和模拟收发功能。电缆端口包含两个差分线收发器。收发器包括根据需要监测线路条件的电路，以确定连接状态、进行初始化和仲裁以及进行包接收和传输。TSB41AB2用于与链路层控制器(LLC)接口，如TSB12LV21、TSB12LV22、TSB12LV23、TSB12LV26、TSB12LV31、TSB12LV41、TSB12LV42或TSB12LV01A。

TSB41AB2只需要一个外部24.576 mhz晶体作为参考。可以提供一个外部时钟代替晶体。内部振荡器驱动内部锁相环(PLL)，产生所需的393.216 mhz参考信号。此参考信号在内部被划分为时钟信号，用于控制输出编码频闪和数据信息的传输。一个49.152 mhz时钟信号被提供给相关LLC用于两个芯片的同步，并用于接收数据的重新同步。PD (power-down)功能，当PD终端高使能时，锁相环停止工作。

TSB41AB2支持自身和LLC之间的可选隔离屏障。当ISO\输入终端系高时，LLC接口输出行为正常。与低ISO \终端时,启用内部区分逻辑,输出驱动,这样他们可以通过电容耦合或变压器电隔离的障碍如附件所述J IEEE Std在IEEE 1394 - 1995和1394 - 2000(5.9.4节)(以下简称附录J类型隔离)。为了与TI总线持有人隔离操作，PHY上的ISO\终端必须是高的。

通过电缆端口传输的数据位从LLC通过2条、4条或8条并行路径接收(取决于请求的传输速度)，并与49.152 mhz系统时钟同步锁紧在TSB41AB2内部。这些比特以串行、编码的方式组合在一起，并以98.304、196.608或393.216 Mbits/s(分别称为S100、S200和S400的速度)作为输出数据频闪信息流传输。在传输过程中，所述编码数据信息在所述TPB电缆对上差分传输，所述编码频闪信息在所述TPA电缆对上差分传输。

在接收报文时，关闭接收电缆口的TPA和TPB发射器，使能接收电缆口的接收器。所述TPA电缆对上接收所述编码数据信息，所述TPB电缆对上接收所述编码频闪信息。对所接收的数据频闪信息进行解码，以恢复所接收的时钟信号和串行数据位。串行数据位被分成2位、4位或8位并行流(取决于指示的接收速度)，重新同步到本地49.152-MHz系统时钟，并发送到相关LLC。

TPA和TPB电缆接口都结合了差分比较器来监控初始化和仲裁期间的线路状态。内部逻辑使用这些比较器的输出来确定仲裁状态。TPA通道监测输入电缆共模电压。此共模电压的值在仲裁期间用于设置下一个包传输的速度。此外，该TPB通道监测该TPB对上的输入电缆共模电压，以确定是否存在远程供电的双绞线偏置电压。

TSB41AB2在TPBIAS端提供1.86 v标称偏置电压，用于端口端接。这个偏置电压，当通过电缆被远程接收器看到时，表明存在一个活跃的连接。这个偏置电压源必须用一个1µF的外部滤波电容来稳定。当一个活动端口没有连接到另一个节点时，TPBIAS接近于V(DD)。

TSB41AB2中的线路驱动器在高阻抗电流模式下工作，并被设计为与外部112-一起工作±1.0%。

双绞线连接时，当TSB41AB2电源断开时，TSB41AB2收发电路对电缆呈现高阻抗，不负载电缆另一端的TPBIAS电压。故障安全电路可以阻止从端口返回到设备电源平面的任何泄漏路径。

当使用TSB41AB2时，其中一个端口没有带出连接器时，必须将未使用的端口的双绞线端子端接，以保证可靠运行。对于每个未使用的端口，应将TPB+和TPB -端子系在一起，然后拉接地，或将TPB+和TPB -端子连接到建议的终端网络(见图5)。未使用的端口的TPA+和TPA -和TPBIAS端子可能不连接。TPBIAS端子应与1-µF电容连接到地或左浮。

TESTM、SE和SM端子用于设置各种制造测试条件。正常操作时，TESTM端子应通过1k接到V(DD)上电阻，SM应直接接地。

使用4个封装终端作为输入，设置self-ID包中的4个配置状态位的缺省值，并通过1-k高绑电阻器或硬连线低作为设备设计的一个功能。PC0-PC2端子用于指示节点的默认电源等级状态(是否需要从电缆供电或是否能够给电缆供电)。功率类编码参见表9。C/LKON终端用作输入，表明该节点是同步资源管理器(IRM)或总线管理器(BM)的竞争者。

TSB41AB2支持IEEE 1394a-2000规范中定义的暂停/恢复。挂起机制允许对直接连接的端口置于低功耗状态(挂起状态)，同时保持总线段之间的端口到端口连接。挂起状态是指端口不能发送或接收数据事务报文。但是，处于挂起状态的端口能够检测连接状态的变化和检测进入的TPBIAS。当TSB41AB2端口挂起时，除带隙参考发生器和偏置检测电路外，其他电路都被下电，从而大大节省了功耗。有关暂停/恢复操作的详细信息，请参见IEEE 1394a-2000。建议在新设计中使用suspend/resume。

端口收发电路在断电(PD输入端子断言高)、复位(reset \输入端子断言低)、端口没有有源电缆连接或受内部仲裁逻辑控制时禁用。在下电、复位或LLC命令关闭端口时，TPBIAS输出被禁用。

当没有双绞线端口接收进线偏置(即断开或悬挂)时，CNA输出端子被断言为高，并可与LPS一起用于确定何时下电TSB41AB2。CNA节点的输出未被debbe。当PD终端断言高时，CNA检测电路被启用(不管端口之前的状态如何)，RESET\终端上的下拉被激活，强制TSB41AB2内部逻辑复位。

LPS(链路电源状态)终端与C/LKON终端配合使用，管理节点的电源使用情况。LLC的LPS信号与LCtrl位一起使用(参见“应用信息”部分的表1和表2)，以指示LLC的有功/功率状态。LPS信号还用于复位、禁用、初始化PHY-LLC接口(无论LCtrl位的状态如何，PHY-LLC接口的状态完全由LPS输入控制)。

如果LPS输入在超过2.6µs的时间内保持低浓度，则被认为是不活跃的，否则被认为是活跃的。当TSB41AB2检测到LPS不活动时，它将PHY-LLC接口置于低功率复位状态，在此状态下CTL和D输出保持在逻辑零状态，LREQ输入被忽略;但是，sysck输出仍然是活动的。如果LPS输入保持低电平超过26个µs，则PHY-LLC接口将进入低功耗disabled状态，同时sysck输出也处于非激活状态。在硬件复位过程中，PHY-LLC接口也处于关闭状态。不管PHY-LLC接口的状态如何，TSB41AB2继续提供正常网络运行所需的中继器功能。当接口处于复位或禁用状态，LPS再次激活时，PHY对接口进行初始化并使其恢复正常工作。

当PHY-LLC接口处于低功耗禁用状态时，如果端口处于非活动状态(断开、禁用或挂起)，TSB41AB2将自动进入低功耗模式。在这种低功耗模式下，TSB41AB2禁用其内部时钟发生器，并根据端口的状态禁用各种电压和电流参考电路(例如，一些参考电路必须保持活动以检测新的电缆连接、断开或输入TPBIAS)。最低功耗(超低功耗休眠模式)是在端口断开连接或关闭端口并清除中断使能位的情况下实现的。当LPS输入断言高或端口发生事件时，TSB41AB2退出低功耗模式。这要求TSB41AB2变为活动状态，以便响应事件或通知LLC该事件(例如，在挂起端口检测到传入偏差，在挂起端口检测到断开连接，在非禁用端口检测到新连接，等等)。TSB41AB2在低功耗模式下，当LPS高时，在7.3 ms内SYSCLK输出激活(phys - llc接口初始化并工作)。

PHY使用C/LKON终端通知LLC上电并激活。激活时，C/LKON信号是一个周期约为163 ns的方波。当LLC处于非活动状态并发生唤醒事件时，PHY激活C/LKON输出。如前所述，当LPS输入为非活动状态或LCtrl位清除为0时，LLC被认为为非活动状态。当一个连接到这个节点的PHY包被接收到，或者当一个PHY中断发生时，就会发生唤醒事件。当LLC激活时(LPS激活和LCtrl位设置为1)，PHY也会在总线复位时减少C/LKON输出，除非有PHY中断条件存在，否则会导致C/LKON激活。