TSB41AB3提供数字和模拟收发器功能，以实现基于电缆的IEEE 1394网络中的三端口节点。每个电缆端口包含两个差分线收发器。收发器包括根据需要监测线路条件的电路，以确定连接状态、进行初始化和仲裁以及进行包接收和传输。TSB41AB3被设计为与线路层控制器(LLC)接口，如TSB12LV21、TSB12LV22、TSB12LV23、TSB12LV26、TSB12LV31、TSB12LV41、TSB12LV42或TSB12LV01A。

TSB41AB3只需要一个外部24.576 mhz晶体作为参考。可以用外部时钟代替晶体。内部振荡器驱动内部锁相环(PLL)，产生所需的393.216 mhz参考信号。此参考信号在内部被划分为时钟信号，用于控制输出编码频闪和数据信息的传输。一个49.152 mhz时钟信号被提供给相关LLC用于两个芯片的同步，并用于接收数据的重新同步。PD (power-down)功能，当PD终端高使能时，锁相环停止工作。

TSB41AB3支持自身和LLC之间的可选隔离屏障。当ISO输入终端系高时，LLC接口输出行为正常。系低ISO终端时,启用内部区分逻辑,输出驱动,这样他们可以通过电容耦合或变压器电隔离屏障如附件所述J的IEEE Std 1394 - 1995和1394 - 2000年补充(5.9.4节)(以下称为附件J类型隔离)。为了与TI总线持有者隔离操作，PHY上的ISO终端必须是高的。

通过电缆端口传输的数据位通过两条、四条或八条并行路径(根据请求的传输速度)从LLC接收。它们被锁存在TSB41AB3内部，与49.152 mhz系统时钟同步。这些比特以串行、编码的方式组合在一起，并以98.304、196.608或392.216 Mbits/s(分别称为S100、S200和S400的速度)作为输出数据频闪信息流传输。在传输过程中，所述编码数据信息在所述TPB电缆对上差分传输，所述编码频闪信息在所述TPA电缆对上差分传输。

在接收报文时，关闭接收电缆口的TPA和TPB发射器，使能接收电缆口的接收器。所述TPA电缆对上接收所述编码数据信息，所述TPB电缆对上接收所述编码频闪信息。对所接收的数据频闪信息进行解码，以恢复所接收的时钟信号和串行数据位。串行数据位被分成2位，4位，或8位并行流(取决于指示的接收速度)，重新同步到本地49.152-MHz系统时钟，并发送到相关的LLC。收到的数据也被传输(重复)在其他活动(连接)电缆端口。

TPA和TPB电缆接口都结合了差分比较器来监控初始化和仲裁期间的线路状态。内部逻辑使用这些比较器的输出来确定仲裁状态。TPA通道监测输入电缆共模电压。此共模电压的值在仲裁期间用于设置下一个包传输的速度。此外，该TPB通道监测该TPB对上的输入电缆共模电压，以确定是否存在远程供电的双绞线偏置电压。

TSB41AB3在TPBIAS端提供1.86 v标称偏置电压，用于端口端接。PHY包含三个独立的TPBIAS电路。这个偏置电压，当通过电缆被远程接收器看到时，表明存在一个活跃的连接。这个偏置电压源必须用一个1µF的外部滤波电容来稳定。

在TSB41AB3的线路驱动器，工作在高阻抗电流模式，被设计工作与外部112-线路终端电阻网络以匹配110-电缆阻抗。双绞线两端各设一个网络。每个网络由一对串联的56-组成电阻。与双绞线A端子直接相连的一对电阻的中点与对应的TPBIAS电压端子相连。直接连接到双绞线B端子的一对电阻的中点通过并联R-C网络耦合到地，推荐值为5k外线端接电阻与内部接收电路并联时，设计符合标准规范。连接在R0和R1端子之间的外部电阻设置驱动器的输出电流，以及其他内部工作电流。这个电流设置电阻的值为6.34 k±1%。

双绞线连接时，当TSB41AB3电源断开时，TSB41AB3收发电路对电缆呈现高阻抗信号，不负载电缆另一端的TPBIAS电压。

当使用TSB41AB3时，没有带出一个或多个端口作为连接器时，必须将未使用的端口的双绞线端接起来，以保证可靠运行。对于每个未使用的港口，TPB+和TPB。端子可以绑在一起，然后通过1k拉到地电阻，或TPB+和TPB -端子可以连接到建议的终端网络。未使用端口的TPA+和TPA -终端可以不连接。TPBias端子可连接1-µF电容接地或左浮。

TESTM、SE和SM端子用于设置各种制造测试条件。为了保证正常运行，建议将TESTM终端通过1k的方式连接到V(DD)上电阻，SE通过1k接地电阻，而SM直接连接到地。

使用四个封装终端作为输入来设置self-ID包中的四个配置状态位的缺省值，并通过1-k高绑电阻器或硬连线低作为设备设计的一个功能。PC0-PC2端子用于指示节点的默认电源等级状态(是否需要从电缆供电或是否能够给电缆供电)。功率类编码参见表9。C/LKON终端用作输入，表明该节点是同步资源管理器(IRM)或总线管理器(BM)的竞争者。

TSB41AB3支持IEEE 1394a-2000规范中定义的暂停/恢复。挂起机制允许对直接连接的端口被置于低功率节约状态(挂起状态)，同时保持1394总线段之间的端口到端口连接。挂起状态是指端口不能发送或接收数据事务报文。但是，处于挂起状态的端口能够检测连接状态的变化和检测进入的TPBias。当TSB41AB3的三个端口都挂起时，除带隙参考发生器和偏置检测电路外的所有电路都被下电，从而大大节省了功耗。暂停/恢复操作的更多细节请参考1394a-2000规范。建议在新设计中使用suspend/resume。

端口发送器和接收电路在断电期间(当PD输入终端断言高)，在复位期间(当重置输入端子断言为低电平)，当端口上没有有源电缆连接时，或当内部仲裁逻辑控制时。在下电、复位或LLC命令关闭端口时，TPBias输出被禁用。

CNA(电缆非活动)终端在没有双绞线端口接收输入偏置(即，它们要么断开或暂停)时提供一个高电平，可以与LPS一起使用，以确定何时下电TSB41AB3。CNA节点的输出未被debbe。当PD终端被断言为高时，CNA检测电路被启用(不管端口之前的状态如何)，RESET终端上的下拉被激活，从而强制TSB41AB3内部逻辑复位。

LPS (link power status)终端与C/LKON终端配合使用，管理节点的电源使用情况。LLC的LPS信号与LCtrl位一起使用(见应用信息部分的表1和表2)，以指示LLC的有电/电源状态。LPS信号还用于复位、禁用、初始化PHY-LLC接口(无论LCtrl位的状态如何，PHY-LCC接口的状态完全由LPS输入控制)。

如果LPS输入在超过2.6µs的时间内保持低浓度，则被认为是不活跃的，否则被认为是活跃的。当TSB41AB3检测到LPS不活动时，它将PHY-LLC接口置于低功率复位状态，在此状态下CTL和D输出保持在逻辑零状态，LREQ输入被忽略;但是，sysck输出仍然是活动的。如果LPS输入保持低电平超过26个µs，则PHY-LLC接口将进入低功耗disabled状态，同时sysck输出也处于非激活状态。在硬件复位过程中，PHY-LLC接口也处于关闭状态。无论PHY的状态如何，TSB41AB3都可以继续提供正常网络运行所需的中继器功能。有限责任公司的接口。当接口处于复位或禁用状态，LPS再次激活时，PHY对接口进行初始化并使其恢复正常工作。

当PHY-LLC接口处于低功耗禁用状态时，如果所有端口都处于非活动状态(断开、禁用或挂起)，TSB41AB3将自动进入低功耗模式。在这种低功耗模式下，TSB41AB3禁用其内部时钟发生器，也禁用各种电压和电流参考电路，这取决于端口的状态(例如，一些参考电路必须保持活动以检测新的电缆连接、断开或输入TPBias)。当所有端口断开连接或关闭端口并清除中断使能位时，将获得最低的功耗(超低功耗休眠模式)。TSB41AB3退出低功耗模式时,有限合伙人输入宣称高或当一个端口事件发生时要求TSB41AB3成为活跃为了应对事件的事件或通知LLC(悬浮端口检测到传入的偏见,暂停端口检测到断开,在非禁用端口上检测到一个新的连接)。TSB41AB3在低功耗模式下，当LPS高时，在7.3 ms内SYSCLK输出激活(phys - llc接口初始化并工作)。

PHY使用C/LKON终端通知LLC上电并激活。激活时，C/LKON信号是一个周期约为163 ns的方波。当LLC处于非活动状态并发生唤醒事件时，PHY激活C/LKON输出。如前所述，当LPS输入为非活动状态或LCtrl位清除为0时，LLC被认为为非活动状态。当接收到到该节点的链接上的PHY包时，或者当PHY中断发生时，会有条件地发生唤醒事件。当LLC激活时(LPS激活和LCtrl位设置为1)，PHY也会在总线复位时减少C/LKON输出，除非PHY中断条件存在，否则导致C/LKON激活。