TSB41BA3D提供了在基于电缆的IEEE 1394网络中实现三端口节点所需的数字和模拟收发功能。每个电缆端口包含两个差分线收发器。收发器包括根据需要监测线路条件的电路，以确定连接状态、进行初始化和仲裁以及进行包接收和传输。TSB41BA3D与链路层控制器(LLC)接口，如TSB82AA2、TSB12LV21、TSB12LV26、TSB12LV32、TSB42AA4、TSB42AB4、TSB12LV01B、TSB12LV01C等。也可以通过电缆端口连接到集成的1394 Link + PHY层，如TSB43AB2。

TSB41BA3D由单一3.3 v电源供电。核心电压电源由一个内部稳压器提供给PLLVDD-CORE和DVDD-CORE端子。为了保护锁相环(PLL)免受噪声的影响，PLLVDD-CORE端子必须与DVDD-CORE端子分开解耦。PLLVDD-CORE终端采用1-µF和较小的解耦电容解耦，DVDD-CORE终端分别采用1-µF和较小的解耦电容解耦。DVDD-CORE和PLLVDD-CORE之间的分离必须通过单独的供电轨道或平面来实现。

TSB41BA3D可采用双电源供电，一个3.3 v I/O电源和一个核心电压电源。铁芯电压供应给PLLVDD-CORE和DVDD-CORE端子，以满足本数据表推荐运行条件部分的要求。PLLVDD-CORE终端必须与DVDD-CORE终端分离，PLLVDD-CORE终端使用1-µF和较小的解耦电容进行解耦，DVDD-CORE终端单独使用1-µF和较小的解耦电容进行解耦。DVDD-CORE和PLLVDD-CORE之间的分离可以通过单独的供电轨实现，也可以通过单独的供电轨实现，其中DVDD-CORE和PLLVDD-CORE通过滤波网络分离，以避免来自PLLVDD-CORE电源的噪声。

TSB41BA3D需要一个49.152 mhz的外部晶体来产生一个参考时钟。外部时钟驱动内部锁相环，产生所需的参考信号。这个参考信号提供控制输出编码信息传输的时钟信号。一个49.152 mhz时钟信号由PHY提供给相关的LLC，用于两个设备的同步，当操作PHY-link接口符合IEEE 1394a-2000标准时，用于重新同步接收的数据。当运行符合IEEE 1394b-2002标准的PHY-link接口时，PHY向相关LLC提供一个98.304-MHz时钟信号，用于两个设备的同步。PD (power-down)功能，当PD终端高使能时，锁相环停止工作。

通过电缆端口传输的数据位通过2、4或8条并行路径从LLC接收(取决于请求的传输速度和PHY-link接口的操作模式)。它们在内部锁存，以串行方式组合，编码，并以98.304,122.78,196.608,245.76,393.216，或491.52 Mbps(分别称为S100, S100B, S200, S200B, S400，或S400B的速度发送)作为输出信息流。

PHY-link接口既可以遵循IEEE 1394a-2000协议，也可以遵循IEEE 1394b-2002协议。当使用1394a-2000 LLC(如TSB12LV26)时，BMODE终端必须去定。PHY-link接口按照传统的1394a-2000标准运行。当使用1394b LLC(如TSB82AA2)时，必须断言BMODE终端。PHY-link接口符合1394b-2002标准。

电缆接口可在所有端口遵循IEEE 1394a-2000协议或1394b协议。操作模式由所连接端口的接口能力决定。当这三个端口中的任何一个连接到符合1394a-2000标准的设备时，该端口上的电缆接口以兼容S100、S200或S400的速度以1394a-2000数据频闪模式运行。当双语端口连接到兼容1394b的节点时，该端口上的电缆接口按照1394b-2002标准运行，速度为S100B、S200B或S400B。双语接口接线方式由TSB41BA3D自动确定。

注意:BMODE终端不选择电缆接口的操作模式。BMODE终端选择PHY-link接口的工作模式，并影响电缆上的仲裁模式。当BMODE终端去assert时，PHY-link接口处于1394a-2000模式，关闭BOSS仲裁功能。当BMODE终端断言时，PHY-link接口置于1394b-2002模式，并启用BOSS仲裁。

在数据包接收过程中，串行数据位被分成2位、4位或8位并行流(取决于指示的接收速度和PHY-link接口操作模式)，重新同步到本地系统时钟，并发送到相关的LLC.收到的数据也传输(重复)在其他连接和活动电缆端口。

双绞线对A (TPA)和双绞线对B (TPB)电缆接口都包含差分比较器，当连接到一个符合1394a-2000的设备时，在初始化和仲裁期间监测线路状态。内部逻辑使用这些比较器的输出来确定仲裁状态。TPA通道监测输入电缆共模电压。此共模电压的值在1394a模式仲裁期间使用，并设置下一个包传输的速度。此外，该TPB通道监测该TPB对上的输入电缆共模电压是否存在远程供电的双绞线偏置(TPBIAS)电压。

当连接到一个符合1394a-2000标准的节点时，TSB41BA3D在TPBIAS端提供1.86 v标称偏置电压，用于端口终端。PHY包含三个独立的TPBIAS电路(每个端口一个)。这个偏置电压，当通过电缆被远程接收器看到时，表明存在一个活跃的连接。这个偏置电压源必须用一个1µF的外部滤波电容来稳定。

TSB41BA3D中的线路驱动器设计用于与外部112-工作终端电阻网络以匹配110-电缆阻抗。双绞线两端各需要一个终端网络。每个网络由一对~56-串联而成电阻。连接到TPA端子的一对电阻的中点连接到相应的TPBIAS电压端子。直接连接到TPB端子的一对电阻的中点通过一个推荐值为5k的并联RC网络耦合到地和270pf。当与内部接收电路并联时，外线终端电阻的值设计满足标准规范。在R0和R1端子之间连接一个精密的外部电阻设置驱动器的输出电流，以及其他内部工作电流。

双绞线连接时，当TSB41BA3D电源断开时，TSB41BA3D收发电路对电缆的另一端不加载设备的电缆呈现高阻抗信号。

当使用TSB41BA3D时，没有带出一个或多个端口作为连接器时，必须将未使用的端口的双绞线端子终止，以保证可靠运行。对于每个未使用的端口，首选的方法是将端口强制到1394a-only模式(data-strobe-only mode, DS)，然后将TPB+和TPB -终端绑在一起，然后拉到地面;或者TPB+和TPB -终端可以连接到建议的正常终端网络。未使用端口的TPA+和TPA -终端可以不连接。TPBIAS#_SD#终端可以不连接。

如果端口处于双语(Bi)模式，则可以不连接TPB+和TPB -终端，也可以连接TPB+和TPB -终端到建议的正常终端网络。未使用端口的TPA+和TPA -终端可以不连接。TPBIAS#_SD#终端可以不连接。

如果端口处于强制1394b Beta-only (B1、B2或B4)模式，则可以不连接TPB+和TPB -终端，也可以连接TPB+和TPB -终端到建议的正常终止网络。未使用端口的TPA+和TPA -终端可以不连接。TPBIAS#_SD#端子必须通过1.2 k接地或小电阻。

为了将端口作为1394b双语端口操作，需要将速度/模式选择终端(S5_LKON、S4、S3、S2_PC0、S1_PC1和S0_PC2)通过1k拉至V(CC)或接地电阻。当1394b双语或1394b Beta-only连接器连接到端口时，端口必须在1394b双语模式下运行。要将该端口作为仅支持1394a的端口操作，必须正确配置速度/模式选择终端，以强制该端口只支持1394a-2000的操作。只有当端口连接到1394a连接器(推荐使用6针或4针)时，端口才必须强制进入数据频闪仪模式。提供这种模式是为了确保1394b信令不会通过1394a电缆发送。

注意:双语端口只能连接在S400b上运行的仅支持1394b的端口。无法连接S200b或S100b端口。被强制连接到S400b (B4)的端口只能连接到S400b (B4)或S200b (B2)或S100b (B1)的1394b端口。被强制连接到S200b的端口可以连接到S200b或S100b的仅支持1394b的端口。被强制连接到S100b的端口只能连接到S100b的1394b端口。

TESTM、SE和SM端子用于设置各种制造测试条件。正常操作时，TESTM端子必须通过1k的V(DD)连接电阻。SE和SM端子必须通过1k接地电阻。

使用三个包终端作为输入来设置self-ID包中的三个配置状态位的缺省值。它们可以通过1k被拉得很高电阻器或硬连线低作为设备设计的一个功能。在某些速度/模式下，选择S2_PC0、S1_PC1和S0_PC2端子表示节点的默认电源级状态(需要从电缆供电或向电缆供电的能力);看到的。PHY寄存器集中的竞争者位表示该节点是同步资源管理器(IRM)或总线管理器(BM)的竞争者。在TSB41BA3D上，这个位只能通过写入PHY寄存器集来设置。如果一个节点是IRM或BM的竞争者，那么节点软件必须在PHY寄存器中设置这个位。

LPS(链路电源状态)终端与S5_LKON终端配合使用，管理节点的电源使用情况。LPS信号从有限责任公司使用LCtrl位(见和在应用程序信息部分)来表示主动/权力地位的有限责任公司。LPS信号也重置,禁用,并初始化PHY-LLC接口(PHY-LCC状态的接口控制完全由有限合伙人输入无论LCtrl钻头)的状态。

注意:TSB41BA3D没有CNA (cable-not-active)终端。为了实现类似的功能，可以设置单个PHY端口在端口状态改变时发出中断。如果LPS终端是低的，那么这将产生一个链路接通(LKON)输出时钟。参见寄存器位PIE、PEI和WDIE以及各个中断位。

如果LPS输入低于LPS_RESET时间(请参阅LPS终端定义)，则认为它是不活动的，否则认为它是活动的。当TSB41BA3D检测到LPS输入不活跃时，PHY-LLC接口进入低功耗复位状态，其中CTL和D输出保持在逻辑0状态，LREQ输入被忽略;但是，PCLK输出仍然是活动的。如果LPS输入保持低电平超过LPS_DISABLE时间(参见LPS终端定义)，那么PHY-LLC接口将进入低功耗禁用状态，在此状态下PCLK输出也处于非激活状态。无论PHY-LLC接口的状态如何，TSB41BA3D都继续提供正常网络运行所需的中继器功能。当接口处于复位或禁用状态，LPS输入再次激活时，PHY初始化接口并恢复正常工作。在硬件复位过程中，PHY-LLC接口也处于关闭状态。当感知到LPS终端已进入LPS_DISABLE时间后返回激活状态时，TSB41BA3D发出总线复位。这广播节点自我id包，其中包含更新的L位状态(PHY LLC现在可访问)。

PHY使用S5_LKON终端通知LLC上电并激活。激活时，输出S5_LKON信号为方波。当LLC处于非活动状态时，PHY激活S5_LKON输出，并发生唤醒事件。如前所述，当LPS输入不活动或LCtrl位清除为0时，LLC被认为是不活动的。当接收到到该节点的链接上的PHY包时，或者当PHY中断发生时，会有条件地发生唤醒事件。当LLC激活时(LPS感知激活和LCtrl位设置为1)PHY也会在总线复位时关闭S5_LKON输出，除非PHY中断条件存在，否则会导致S5_LKON激活。如果PHY正在上电，并且功率级从0到4，那么PHY将使用S5_LKON约167个µs，或者直到LPS都处于活动状态且LCtrl位为1。