LMK01801 是针对时钟系统的一种超低噪音的解决方案，需要精确时钟的分配和频率分频。

LMK01801 采用 超低残余噪声、频率分频、数字和模拟延迟调整以及十四 (14) 个可编程差动输出：LVPECL、LVDS 和 LVCMOS（每个差动输出有 2 个输出）。

LMK01801 采用 两个独立输入，该输入可差动驱动（LVDS、LVPECL）或在单端模式中（LVCMOS、RF Sinewave）。第一个输入驱动包括八 (8) 个输出的输出组 A。第二个输入驱动包括六 (6) 个输出的输出组 B。