LMK61E08系列超低抖动PLLatinum 可编程振荡器使用集成VCOs的分数n频率合成器来产生常用的参考时钟。LMK61E08的输出可以配置为LVPECL、LVDS或HCSL。该设备具有自启动从片上EEPROM产生一个工厂编程的默认输出频率，或设备寄存器和EEPROM设置是完全可编程的系统内通过I(2)C串行接口。该器件通过I(2)C串行接口提供精粗频率裕度控制，使其成为数字控制振荡器(DCXO)。

PLL反馈分频器可以更新以调整输出频率，没有峰值或故障，在步骤的<1ppb使用PFD为12.5 MHz (R分频器=4，双倍器禁用)为xDSL要求，或在步骤的< ppb使用PFD为100 MHz (R分频器=1，双倍器启用)，以兼容广播视频要求。频率裕度特性还有助于系统设计验证测试(DVT)，如标准符合性和系统定时裕度测试。