德州仪器（TI）TMS320VC5502定点数字信号处理器（DSP）基于TMS320C55x DSP世代CPU处理器内核。德州仪器（TI）的TMS320C55x DSP架构通过提高并行度并集中精力降低功耗来实现高性能和低功耗。CPU支持内部总线结构，该结构由一个程序总线，三个数据读取总线，两个数据写入总线以及专用于外围设备和DMA活动的附加总线组成。这些总线提供了在一个周期内最多执行三个数据读取和两个数据写入的功能。并行而言，DMA控制器每个周期最多可以执行两次数据传输，而与CPU活动无关。

TMS320C55x CPU提供了两个乘法累加（MAC）单元，每个单元可以在一个周期内进行17位x 17位乘法。附加的16位ALU支持中央40位算术/逻辑单元（ALU）。ALU的使用在指令集的控制下，具有优化并行活动和功耗的能力。这些资源在TMS320C55x CPU的地址单元（AU）和数据单元（DU）中进行管理。TMS320C55x DSP生成支持可变字节宽度的指令集，以提高代码密度。指令单元（IU）从内部或外部存储器执行32位程序提取，并将针对程序单元（PU）的指令排队。程序单元对指令进行解码，将任务定向到AU和DU资源，并管理完全受保护的管道。

TMS320C5502外围设备套件包括一个外部存储器接口（EMIF），可无缝访问EPROM和SRAM等异步存储器，以及同步DRAM和同步突发RAM等高速高密度存储器。其他外设包括UART，看门狗定时器和I-Cache。三个全双工多通道缓冲串行端口（McBSP）提供了到各种行业标准串行设备的无缝接口，以及与多达128个独立启用的通道的多通道通信。主机端口接口（HPI）是8/16位并行接口，用于提供主机处理器对5502上内部存储器的32K字的访问。HPI可以配置为多路复用或非多路复用模式，以提供无缝连接与各种主机处理器的接口。DMA控制器提供了六个独立通道上下文的数据移动，而无需CPU干预。还包括两个通用定时器，八个专用通用I / O（GPIO）引脚和模拟锁相环（APLL）时钟生成。

TMS320VC5502定点数字信号处理器特征

高性能，低功耗，定点TMS320C55x?数字信号处理器（DSP）

3.33 / 5ns指令周期

300 / 200MHz时钟频率

16KB指令缓存（I-Cache）

每个周期执行一/两条指令

双倍乘法器[每秒高达6亿次乘法累加（MMACS）]

两个算术/逻辑单元（ALU）

1条程序总线，3条内部数据/操作数读取总线和2条内部数据/操作数写入总线

指令缓存（16 KB）

32K×16位片上RAM，由8个4K×16位双访问RAM（DARAM）块组成（64 KB）

16K×16位一等待状态片上ROM（32KB）

8M×16位最大可寻址外部存储空间

32位外部并行总线存储器，支持具有通用输入/输出（GPIO）功能的外部存储器接口（EMIF）以及与

异步静态RAM（SRAM）

异步EPROM

同步DRAM（SDRAM）

同步突发RAM（SBRAM）

仿真/调试跟踪功能可保存最后16个程序计数器（PC）的不连续性和最后32个PC的值

六个设备功能域的可编程低功耗控制

片上外设

六通道直接存储器访问（DMA）控制器

三个多通道缓冲串行端口（McBSP）

可编程模拟锁相环（APLL）时钟发生器

通用I / O（GPIO）引脚和专用输出引脚（XF）

8位/ 16位并行主机端口接口（HPI）

四个计时器

两个64位通用定时器

64位可编程看门狗定时器

64位DSP / BIOS?计数器

集成电路间（I 2 C）接口

通用异步收发器（UART）

基于片上扫描的仿真逻辑

IEEE Std 1149.1（JTAG）边界扫描逻辑

配套

176端子LQFP（薄型四方扁平包装）（PGF后缀）

201端子MicroStar BGA?（球栅阵列）（GZZ和ZZZ后缀）

3.3VI / O电源电压

1.26V核心电源电压

TMS320VC5502定点数字信号处理器功能结构图