0.15V的V(ILL)规范是关于逻辑级转换器的一个非常常见的问题。V(OL)(用于逻辑输出)的通用逻辑规格通常在不同的电流下沉电平上指定。它们都高于0.15V。这通常是令人困惑的。本应用说明解释了这些规范的起源。图1是来自MAX32600低功耗MCU(微控制器单元)的GPIO(通用输入/输出)端口的V(OL)规范片段。在FPGA(现场可编程门阵列)、CPLD(复杂可编程逻辑器件)和其他逻辑器件数据表中也有类似的规范。

CMOS(互补金属氧化物半导体)逻辑的典型输出结构具有高侧Q1 PCH晶体管和低侧Q2 NCH晶体管(图2)。输出Q2为逻辑低电平打开。输出Q1为打开，Q2为逻辑高电平关闭。根据条件列中指定的I(OL)电流，Q2的R(ON)(导通电阻)与V(OL)直接相关。当I(OL) = 11mA, V(DD) = 3.6V时，最大V(OL)为0.5V(图1)。此时Q2的R(ON)为0.5V/。011A或45.45欧姆。图3提供了预期V(OL)值与I(OL)电流的良好细分。当I(OL) = 1mA时，实际逻辑低电压必须为0.045V。这远低于MAX3373数据表中列出的0.15V的V(IL)。

逻辑电平的规范

请参阅V(IL)、V(IH)、V(OL)和V(OH)的逻辑级别规范(图4)，以及它们与级别转换器拓扑结构的关系。

以下是MAX3373数据表中的输入和输出逻辑级规格。

150mV的转换器输入是解释V(ILL)规范时最常见的混淆。

规范的起源

仔细检查后，V(OLL)规格(图4)的最大电压为0.4V。该规格由条件列控制，该条件列显示I/O sink电流= 1mA I/O = 0.15V。I/O V(L)和I/O V(CC)的条件相同。参见图5中的简化电路结构来理解这些规格。

当逻辑输入低时，MOS晶体管M1充当具有一定电阻的闭合开关。当逻辑输入高电平时，MOS晶体管M1关闭并阻止电流流动。

当下沉值为1mA时，V(ILL)规格最大值为0.150V, V(OLL)规格最大值为0.400V。因此，在翻译器的输出端可能有一个外部上拉。偏置时MOS晶体管的近似电阻为:

R(ON) = (0.4V - 0.15V)/1mA = 250欧姆

例如，使用图5所示的电路，如果V(CC) = 3.3V，则来自内部10k欧姆上拉的标称吸收电流为3.3V - 0.4V/10K = 290µA。实际的逻辑输入可以高达0.4V - (290uA × 250欧姆) = 0.327V，而不是0.15V V(最大)，如果V(OLL)设置为最大0.4V，使用R(ON)值250欧姆，没有外部上拉。

总结

0.15V的MAX3373 V(ILL)规格似乎很难立即实现。必须仔细观察驱动电平转换器输入的逻辑输出的吸收电流。mcu、fpga等的逻辑输出规格是基于远高于1ma的电流下沉水平。当与器件的逻辑电平转换器接口时，V(OL)要低得多。例如，当下沉电平为11mA时，最大V(OL)指定为0.5V(图1)。这意味着逻辑门的低侧开关元件的电阻为0.5V/11mA = 45欧姆。逻辑低输出在1mA时为0.045V，远低于0.15V的要求。