（华强电子世界网讯）卓联半导体公司今天推出一款新的 DPLL 芯片 ZL30109，该芯片可为宽带设备提供更高的灵活性和电信级性能。卓联为全球网络应用提供最齐全的 PDH 时钟芯片，涵盖了从线路卡时钟产生、多种输出、再到位于中心局设备中的时钟控制等应用领域。
    
     ZL30109 芯片是一款单片硅器件，非常适合应用于高速终端产品和接入网络设备，包括 DSLAM（数字用户线接入多路复用器）、VoIP 网关和 IP-PBX。作为中央时钟器件，该芯片可接受多种频率的参考时钟，包括附加的 2 kHz（千赫）帧脉冲和 19.44 MHz（兆赫）时钟，从而满足各种应用场合。
    
     ZL30109 芯片采用与卓联的整个 T1/E1 DPLL 系列兼容的引脚形式，补充了卓联模拟时钟倍频器 PLL 产品组合。该器件集多种优异特性于一身：如灵活的参考时钟监测和卓越的保持能力，抖动性能优于 0.5 ns（纳秒），可轻松满足 Stratum 4/4E 要求，同时可提供 19.44MHz SONET/SDH 频率。
    
     “ZL30109 DPLL 为 Stratum 4 和 4E 设计提供了一种经济有效的高性能解决方案，”卓联半导体公司网络通信部产品市场经理 Andy Turudic 说。“我们的客户还可以将同一电路板布局和元件用于要求更为苛刻的 Stratum 3 应用，因此提高了他们的设计灵活性，同时缩短了产品上市时间。”
    
     ZL30109 与今年早些时候发布的 ZL30100 和 ZL30101 DPLL 器件保持脚对脚兼容。新的芯片可产生极为稳定可靠的时钟，允许设计者利用同一电路板设计迅速从 Stratum 4/4E 迁移到 Stratum 3 时钟。全部特性和模式均可通过硬件进行选择，减少了对复杂的软件驱动程序或外部微处理器的需求。
    
     ZL30109 可接受两路参考时钟输入，可自动同步到任何工作在 2 kHz、8 kHz、1.544 MHz、2.048 MHz、8.192 MHz、16.384 MHz 或 19.44 MHz 频率的时钟上。该器件采用卓联独有的抖动处理技术抑制输入时钟的抖动，并能输出下列频率的时钟： 2 kHz、8 kHz、1.544 MHz、2.048 MHz、4.096 MHz、8.192 MHz、16.384 MHz、32.768 MHz、65.536 MHz 和 19.44 MHz。
    
     作为终端产品和接入设备中的基本时钟控制器件，ZL30109 芯片必须确保在网络中断或升级期间保持工作。卓联的 DPLL持续监测输入参考时钟，并在检测到参考时钟出现故障或丢失时，进行无间断参考时钟切换。DPLL 可在网络或内部系统间存在抖动和漂移情况下维持稳定可靠的输出时钟。
    
     如果网络同步时钟源暂时丢失，ZL30109 器件将自动切换到保持模式并根据从过去参考信号中采集的数据继续产生输出时钟。可为 Stratum 4/4E 系统提供 0.15 ppm（百万分之一）的非凡保持性能。卓联 DPLL 符合 Telcordia GR-1244-CORE 针对 Stratum 3/4/4E 、ITU-T G.823、G.824和 G.813 选项 1、以及 ANSI（美国国家标准协会）T1.403 要求。
    
    供货情况、封装和价格
    
     ZL30109 DPLL 芯片现已批量生产，采用 10 x 10 mm（毫米） 64 引脚 TQFP（薄型四方扁平封装）封装。ZL30109 芯片千片批量时的单价为 13.50 美元。