电子元器件产业互联网平台
电子元器件产业互联网平台
一站式电子元器件采购平台
元器件移动商城，随时随地采购
半导体行业观察第一站！
专注电子产业链，
坚持深度原创
电子元器件原材料采购
信息平台
摘要： [导读] 实现补码加减运算的逻辑电路 运算前，X、Y寄存器分别存储被加（减）数 和 加（减）数，计算结果存回X寄存器；F为加法器，能在命令X→F和Y→F信
实现补码加减运算的逻辑电路
运算前，X、Y寄存器分别存储被加（减）数 和 加（减）数，计算结果存回X寄存器；F为加法器，能在命令X→F和Y→F信号的控制下接收两个寄存器中的数据并完成加法运算，运算结果在F→X命令信号的控制下接收回X寄存器中。
为实现减运算，应将Y寄存器中补码数据的负数表示送到加法器F，这可以通过送Y寄存器中每位数据的反码并在F的最低位给出进位1输入信号变通完成，用/Y→F和1→F控制命令实现。
上一篇：AD670模数转换电路
下一篇：数字PFC整体控制框图
社群二维码
关注“华强商城“微信公众号
Copyright 2010-2023 hqbuy.com,Inc.All right reserved. 服务热线：400-830-6691 粤ICP备05106676号 经营许可证：粤B2-20210308
