?? DesignWare逻辑库提供功耗优化套件、多位元正反器(multi-bit flip-flop)及超低漏电标准元件(standard cell)，能在近临界电压(near-threshold)的操作下实现最低功耗。

?? 高密度DesignWare嵌入式记忆体提供了先进的功耗管理功能、低漏电周边选项以及可实现最低操作电压的辅助电路(assist circuitry)。

?? 针对台积公司40纳米低功耗及超低功耗eFlash (嵌入式快闪记忆体)制程所开发的DesignWare基础IP是新思科技「晶圆厂赞助IP计划(Foundry-Sponsored IP Program)」的一环，可免费提供给符合资格的授权客户。

??新思科技今日宣布与台积公司共同开发获晶圆厂赞助的DesignWare? 基础IP，内容包含逻辑库和嵌入式记忆体，适用于台积公司40纳米超低功耗及40纳米低功耗eFlash制程。新思科技这项用于台积公司40纳米eFlash制程的基础IP，可协助设计人员降低IoT设计的功耗。

         逻辑库包含多重频道闸极长度(gate length)和超低漏电标准元件，可将漏电功耗降至最低，此外也提供功耗优化套件及多位元正反器，能在近临界电压的操作下，让额定电压(nominal voltage)降至原本的百分之六十。

         嵌入式记忆体则提供睡眠、休眠及关机三种功耗管理功能，能将漏电降至最低，另外也具备辅助电路，能实现最低的操作电压。用于台积公司40纳米eFlash制程的DesignWare逻辑库及嵌入式记忆体IP可透过新思科技的「晶圆厂赞助IP计划」取得，符合该计划资格的客户可从新思科技免费获得该IP的授权。

??台积公司设计基础架构行销事业部资深协理Suk Lee表示：「台积公司与新思科技是长久的合作伙伴，我们持续在这样的合作基础上，提供适用于各种台积公司制程、经硅晶验证的高品质DesignWare IP，以协助双方客户达成设计目标。

          这套用于台积公司40纳米eFlash制程的新思科技基础IP，说明新思科技对于IP开发不遗余力，持续协助设计人员开发出能达到最佳功耗及晶片面积的SoC。」

??新思科技IP行销副总裁John Koeter表示：多年来新思科技与台积公司密切合作，以符合设计人员在效能、功耗及晶片面积的特殊需求。这套由晶圆厂赞助、适用于台积公司40纳米eFlash制程，并具备低功耗功能的DesignWare逻辑库和嵌入式记忆体 IP，能协助设计人员改善其IoT产品的能源效率，并延长电池的续航力。

??用于台积公司40纳米超低功耗及40纳米低功耗eFlash制程的DesignWare基础IP，预计于2017年免费提供给符合授权资格的客户(此为新思科技「晶圆厂赞助IP计划」的一环)。