74ls168中文资料

　　74ls168引脚图及功能

　　168为可预置的十进制同步加/减计数器，共有54S168/74S168，54LS168/74LS168两种线路结构形式。

　　TC_进位输出端（低电平有效）

　　CP时钟输入端（上升沿有效）

　　CEP计数控制端（低电平有效）

　　CET计数控制端（低电平有效）

　　P0～P3并行数据输入端

　　LD同步并行置入控制端（低电平有效）

　　Q0－Q3输出端

　　U/D加/减计数方式控制端

　　74ls168逻辑图

　　74ls168极限值

　　电源电压……………………………………7V

　　输入电压

　　54/74LS168……………………………7V

　　CTp与CTT间电压

　　54/74S168………………………………5.5V

　　工作环境温度

　　74&TImes;&TImes;&TImes;………………………………-0～70℃

　　储存温度……………………………………-65℃～150℃

　　74ls168真值表

　　H―高电平

　　L―低电平

　　X―任意

　　74ls168推荐工作条件

　　74ls168静态特性

　　［1］：测试条件中的“最小”和“最大”用推荐工作条件中的相应值。

　　74ls168动态特性

　　［2］：fmax最大时钟频率。tPLH输出由低电平到高电平传输延迟时间tPHL输出由高电平到低电平传输延迟时间。