德州仪器（TI）TMS320VC5409A定点数字信号处理器（DSP）基于先进的改良哈佛架构，该架构具有一个程序存储器总线和三个数据存储器总线。该处理器为算术逻辑单元（ALU）提供了高度的并行性，专用硬件逻辑，片上存储器以及其他片上外围设备。德州仪器（TI）TMS320VC5409A的操作灵活性和速度的基础是高度专业化的指令集。

分开的程序空间和数据空间允许同时访问程序指令和数据，从而提供高度的并行性。可以在一个周期内执行两次读取操作和一次写入操作。具有并行存储的指令和特定于应用程序的指令可以充分利用此体系结构。同样，可以在数据空间和程序空间之间传输数据。这种并行性支持功能强大的一组算术，逻辑和位处理操作，这些操作都可以在单个机器周期内执行。该设备还包括用于管理中断，重复操作和函数调用的控制机制。

TMS320VC5409A定点数字信号处理器特征

先进的多总线体系结构，具有三个独立的16位数据存储总线和一个程序存储总线

40位算术逻辑单元（ALU），包括一个40位桶形移位器和两个独立的40位累加器

17×17位并行乘法器与一个40位专用加法器相连，用于非流水线单周期乘法/累加（MAC）操作

比较，选择和存储单元（CSSU），以选择/比较Viterbi运算符

指数编码器，可在一个周期内计算40位累加器值的指数值

具有八个辅助寄存器和两个辅助寄存器算术单元（ARAU）的两个地址生成器

具有总线固定器功能的数据总线

扩展寻址模式，用于8M \ xD7 16位最大可寻址外部程序空间

32K x 16位片上RAM组成

四块8K \ xD7 16位片上双访问程序/数据RAM

16K \ xD7 16位片上ROM，用于程序存储器

增强型外部并行接口（XIO2）

程序代码的单指令重复和块重复操作

块内存移动指令，用于更好的程序和数据管理

带有32位长字操作数的指令

具有二或三操作数读取的说明

具有并行存储和并行加载的算术指令

有条件的商店指示

从中断快速返回

片上外设

软件可编程的等待状态发生器和可编程的组切换

带有内部振荡器或外部时钟源的片上可编程锁相环（PLL）时钟发生器

1个16位定时器

六通道直接存储器访问（DMA）控制器

三个多通道缓冲串行端口（McBSP）

8/16位增强型并行主机端口接口（HPI8 / 16）

带有掉电模式的IDLE1，IDLE2和IDLE3指令的功耗控制

CLKOUT关闭控制以禁用CLKOUT

基于片上扫描的仿真逻辑，IEEE Std 1149.1（JTAG）边界扫描逻辑

144引脚球栅阵列（BGA）[GGU后缀]

144引脚薄型四方扁平封装（LQFP）（PGE后缀）

6.25ns单周期定点指令执行时间（160 MIPS）

8.33ns单周期定点指令执行时间（120 MIPS）

3.3VI / O电源电压（160和120 MIPS）

1.6V核心电源电压（160 MIPS）

1.5V核心电源电压（120 MIPS）

TMS320VC5409A定点数字信号处理器功能结构图