德州仪器TMS320VC5510A定点DSPs的介绍

德州仪器（TI）TMS320VC5510A定点数字信号处理器基于TMS320C55x DSP生成CPU处理器内核。它们采用C55x DSP架构，可通过提高并行度并集中精力减少功耗来实现高性能和低功耗。CPU支持一种内部总线结构，包括一个程序总线，三个数据读取总线，两个数据写入总线以及专用于外设和DMA活动的附加总线。这些总线提供了在一个周期内最多执行三个数据读取和两个数据写入的能力。并行而言，DMA控制器每个周期最多可以执行两次数据传输，而与CPU活动无关。

TI TMS320VC5510A C55x CPU提供了两个乘法累加（MAC）单元，能够在一个周期内进行17位x 17位乘法。附加的16位ALU支持中央40位算术/逻辑单元（ALU）。ALU的使用在指令集的控制下，具有优化并行活动和功耗的能力。这些资源在C55x CPU的地址单元（AU）和数据单元（DU）中进行管理。

TMS320C55x DSP内核是采用开放式架构创建的，该架构允许特定于应用程序的硬件提高特定算法的性能。这些扩展使TMS320VC5510A能够提供出色的视频编解码器性能，其带宽的一半以上可用于执行其他功能，例如色彩空间转换，用户界面操作，安全性，TCP / IP，语音识别和文本到语音转换。

TMS320VC5510A定点DSPs特征

高性能，低功耗，定点TMS320C55x；数字信号处理器（DSP）

6.25 / 5ns指令周期

160 / 200MHz时钟频率

每个周期执行一/两条指令

双倍乘法器（每秒高达4亿次乘法累加（MMACS））

两个算术/逻辑单元

一条内部程序总线

三个内部数据/操作数读取总线

两个内部数据/操作数写总线

指令缓存（24K字节）

160K x 16位片上RAM，包括：

八块4K×16位双访问RAM（DARAM）（64K字节）

32个4K×16位单访问RAM（SARAM）块（256K字节）

16K×16位片上ROM（32K字节）

8M×16位最大可寻址外部存储空间

具有无缝接口的32位外部存储器接口（EMIF）：

异步静态RAM（SRAM）

异步EPROM

同步DRAM（SDRAM）

同步突发SRAM（SBSRAM）

六个设备功能域的可编程低功耗控制

片上外设

两个20位定时器

六通道直接存储器访问（DMA）控制器

三个多通道缓冲串行端口（McBSP）

16位并行增强型主机端口接口（EHPI）

可编程数字锁相环（DPLL）时钟发生器

八个通用I / O（GPIO）引脚和专用通用输出（XF）

基于片上扫描的仿真逻辑

IEEE Std 1149.1（JTAG）边界扫描逻辑

240端子MicroStar BGA?；（球栅阵列）（GGW后缀）

240端子MicroStar BGA?；（球栅阵列）（ZGW后缀）[无铅]

3.3VI / O电源电压

1.6V核心电源电压

TMS320VC5510A定点DSPs应用领域

压缩

视频处理

机器视觉

医学影像

TMS320VC5510A定点DSPs结构图