PCIe时钟缓冲器和发生器

来源：HQBUY 发布时间：2021-04-02

摘要： IDT的9DBL0x和9FGL0x设备为riser卡、存储、网络、JBOD、通信和接入点提供PCIe Gen1-4时钟生成

IDT的9DBL0x PCIe时钟缓冲设备是IDT全功能PCIe家族的3.3 V成员。9DBL0x支持PCIe Gen1-4 common clocked (CC)和PCIe separate reference independent spread (SRIS)系统。他们提供了集成输出终端的选择，提供直接连接到85欧姆或100欧姆的传输线。

IDT的9FGL0x PCIe时钟发生器设备也是3.3 V IDT的3.3 V全功能PCIe家族的3.3 V成员。9FGL0x支持PCIe Gen1-4通用时钟架构(CC)和PCIe独立参考无扩展(SRnS)和独立参考独立扩展(SRIS)时钟架构。

9DBL0xP1和9FGL0xP1设备可以通过用户定义的默认SMBus配置进行工厂编程。

PCIe时钟缓冲区的特点		PCIe时钟发生器的特点
PCIe gen1 -2-3- 4cc在ZDB模式下兼容 PCIe Gen2 SRIS兼容ZDB模式扇出模式支持PCIe Gen2-3 SRIS 支持PCIe SRnS时钟直接连接到100欧姆(xx42)或85欧姆(xx52)传输线与标准PCIe器件相比节省8,16,24，或32个电阻扩频宽容;可降低电磁干扰引脚/SMBus可选择PLL带宽和PLL旁路使每个应用程序的相位抖动最小化设备包含默认配置设备操作不需要SMBus接口。易于交流耦合到其他逻辑家族见IDT申请须知AN-891 节省空间的24针4毫米x4毫米(9DBL02)、32针5毫米x5毫米(9DBL04)、32针5毫米x5毫米(9DBL06)或48针6毫米x6毫米(9DBL08) VFQFPN;最小板空间		作为PCIe Gen1-2-3-4 CC-compliant 作为PCIe Gen2-3 SRIS-compliant 直接连接到100欧姆(xx41)或85欧姆(xx51)传输线与标准PCIe器件相比节省8,16,24，或32个电阻引脚/SMBus可选择0%，-0.25%，或-0.5%的DIF输出spread 使每个应用的电磁干扰和相位抖动最小化支持PCIe SRnS时钟 3.3 V LVCMOS REF输出支持局域网唤醒(WOL) 易于交流耦合到其他逻辑家族见IDT申请须知AN-891 节省空间24引脚4mm x 4mm (9FGL02)、32引脚5mm x 5mm (9FGL04)、40引脚5mm x 5mm (9FGL06)或48引脚6mm x 6mm (9FGL08) VFQFPN;最小板空间

声明：本文观点仅代表作者本人，不代表华强商城的观点和立场。如有侵权或者其他问题，请联系本站修改或删除。

上一篇：c波段GaN HEMT

下一篇：EF好奇发展委员会

社群二维码

关注“华强商城“微信公众号

华强商城公众号

华强商城M站

芯八哥公众号

华强微电子公众号

华强电子网公众号

PCIe时钟缓冲器和发生器