硅知识产权（SIP），平台和基于IP的设计服务的快速增长的供应商Mobiveil，Inc.今天宣布了其Compute Express Link（CXL）2.0设计IP并通过英特尔CXL主机成功完成了CXL 1.1验证平台。

Mobiveil的CXL控制器IP（COMPEX）是一种高度可配置的低延迟CXL控制器，它支持多种高性能应用程序的主机和设备模式，例如数据中心加速器，内存扩展器，人工智能/机器学习和特殊应用程序。

COMPEX控制器IP专为CXL 2.0规范而设计，并支持主机以及Type 1，Type 2和Type 3设备。COMPEX还支持双模式，在这种模式下，它可以配置为作为主机或任何设备类型运行。

COMPEX在Flex总线接口上最多支持16条通道，并符合PIPE 5.2规范。它提供了一个简单的基于数据包的接口到用户逻辑，该逻辑支持128位，256位和512位数据路径宽度，并提供了低延迟路径，可轻松集成到客户ASIC中。实现可以根据通道数和目标技术选择数据路径宽度之一，以从COMPEX控制器获得低延迟和优化的功耗。

对于CXL.io，COMPEX使用Mobiveil的PCI-SIG兼容GPEX控制器，并添加了高效且可配置的CXL.mem和CXL.cache层，以实现低延迟的一致路径。COMPEX控制器IP版本1.1最近使用代号为Sapphire Rapids的未来Intel Xeon可扩展处理器完成了系统级验证。

“从我们开始CXL IP开发的那一刻起，我们的IP工程以及我们的系统工程团队就致力于提供在系统级环境中经过验证的高性能，高质量IP，” Mobiveil的首席运营官Gopa Periyadan说。“我们与英特尔CXL验证团队紧密合作，以确保实现这些目标。在将COMPEX控制器移植到Mobiveil的FPGA平台之前，已使用Avery Design Systems的CXL验证IP对它的功能和合规性进行了全面验证。这个新验证的IP将帮助我们的客户加速高性能应用程序。”

“我们很高兴看到CXL 1.1 Type 2设备IP使用CXL协议与我们的Sapphire Rapids CPU无缝接口，并成功地在CXL.mem和CXL.cache路径上执行了数据传输，”英特尔I / C高级首席工程师Mahesh Wagh说。 O技术和标准组。“ Mobiveil的CXL IP的可用性将有助于加速CXL标准的采用以及CXL设备在市场上的普及。”

Mobiveil的控制器具有简单，可配置和分层的体系结构，与应用程序逻辑，PHY，实现工具以及最重要的是目标技术本身无关。它允许用户在标准单元技术和FPGA之间迁移。控制器的灵活后端接口可以集成到各种应用中。

CXL控制器体系结构优化了链路利用率，延迟，可靠性，功耗和芯片尺寸。它处理PCI Express排序规则，并在两个方向上实现多个虚拟电路（VC）和关联的流控制逻辑。面向数据包的用户逻辑接口还支持符合PIPE 5的PHY和灵活的通道排序，并支持通道反转。

Mobiveil的IP团队拥有超过15年的开发多个高速串行互连解决方案IP模块的经验。由Mobiveil设计的接口IP已集成在数百种片上系统设计中，并已在数百万个设备中交付。