SATA3主机cpu - ess IP核是一个集应用层、传输层、链路层于一体的IP系统。这有助于在不使用CPU和DDR的情况下，由收发器实现与PHY层的连接。SATA物理层是用HDL代码设计的，用于控制遵循SATA协议的收发器，是连接SATA3H-CL IP和SATA设备的接口模块。这个SATA3 IP核心PHY是为IP客户在发布材料中的参考设计提供的。SATA3主机IP核心具有dgIF类型的用户界面，非常容易访问，并带有控制和数据接口。

控制接口包括写和读命令的一般输入参数，如起始地址和传输长度。使用通用FIFO接口设计了写命令(Tx FIFO)和读命令(Rx FIFO)的数据接口。SATA3 IP核支持四个ATA命令。IDENTIFY DEVICE命令检查SATA设备的容量。SECURITY ERASE UNIT擦除SATA设备中的数据。写入DMA (EXT)将数据记录到SATA设备，并读取DMA (EXT)从SATA设备读取数据。

特性

• 简单的用户界面dgIF类型

• 支持四个命令，如识别设备、安全擦除单元、写入DMA (EXT)和读取DMA (EXT)

• SATA应用层、事务层和链路层采用硬件逻辑

• 不需要外部内存和CPU

• 符合系列ATA规范修订3.0

• 2 x 4Kbyte FIFO用于内部缓冲区

• 支持SATA- iii速度使用150mhz的SATA时钟和更高频率的用户时钟

• SATA3 PHY的免费HDL代码和发布资料中的参考设计

• 参考设计网关的AB12-HSMCRAID或AB09-FMCRAID适配器板进行设计

框图