Zipcores定点数学IP核是作为本地VHDL源代码提供的，并与广泛的FPGA, SoC和ASIC技术兼容。IPs列表包括用于所有普通定点算术操作的内核，如乘、除、加减、平方根、SIN、COS、ATAN。所有定点ip为高速运行完全流水线化。大多数算术ip都是可配置的，以允许不同大小的操作数和输出结果。

特性

• 提供通用的，人类可读的VHDL源代码

• 技术独立，平台之间完全可移植性

• 适用于任何FPGA、任何SoC或任何定制ASIC解决方案

• 不与任何特定供应商或EDA工具绑定- Xilinx Vivado 和Intel Quartus 或Lattice Diamond 设计软件同样有效

• 一次性收费和无限制使用的简单知识产权许可(根据许可协议T和C)

• 购买后1年内的技术支持和维护

• 提供完全定制的设计服务-如果核心不完全符合要求，可以相应地修改

应用程序

• 定点数学

• 数字通信中的相位测量

• 替代使用64k x 16位LUT

• 比CORDIC溶液便宜

• 数字通信中正交信号的产生

• 所有数字处理功能的基本单元

• 整数和定点数的除法

• 倒数函数f(x) = 1/x的实现

• 整数和定点值的平方根

• 向量和复信号的大小

图