Xilinx Vivado设计套件——HLx版本提供了基于c的设计所需的工具和方法。该软件可用于优化重用、IP子系统重用、集成自动化和加速设计关闭。当与UltraFast高水平生产力设计方法论指南相结合时，这种独特的组合加速了生产力。这使得设计人员能够在较高的抽象级别上工作，同时促进设计重用。从Vivado 2019.1开始，所有Vivado版本(包括WebPack)都包含了部分重新配置，无需额外费用。以前的版本可能需要部分重新配置许可，这取决于版本。

Vivado HL设计版

Vivado设计套件:HL设计版节点锁定许可
EF-VIVADO-DESIGN-NL

Vivado设计套件:HL设计版浮动许可证
EF-VIVADO-DESIGN-FL

Vivado HL系统版

Vivado设计套件:HL系统版，节点锁定许可
EF-VIVADO-SYSTEM-NL

Vivado设计套件:HL系统版，浮动许可证
EF-VIVADO-SYSTEM-FL

特性

• 生产设备

• 太空级Kintex UltraScale:- XQRKU060

• XA Kintex-7: - XA7K160T

• Virtex UltraScale+ HBM (-3 speedgrade):- XCVU31P, XCVU33P, XCVU35P, XCVU37P
  
  

• Vivado

• 基于命令行的web安装程序

• 增强的VHDL2008合成构造支持

• 集成GitHub的第三方板下载

• 拥塞度量，改进的QOR建议以及SSI的一般QOR改进

• 增强的调试能力:IBERT GTM, RF分析仪，HBM监视器和总线plot视图
  
  

• IP子系统/核心

• 新的50G RS-FEC(544,514):新的FEC (2x26G) NRZ用于5G无线应用，当添加外部bitmux芯片时，支持pam4应用

• 集成UltraScale/UltraScale+ 100G以太网子系统:新的可选AXI数据总线接口，允许基于标准的接口

• 10G/25G以太网子系统、40G/50G以太网子系统、集成UltraScale/UltraScale+ 100G以太网子系统、USXGMII、1G/10G/25G以太网交换子系统:根据所选特性创建统计逻辑，优化大小统计计数器

• 视频和成像IPs:视频处理核心增加对8K30分辨率的支持;视频混合器增加了16层混合;Framebuffers增加了对12和16bpc的支持

• SmartConnect:提高面积效率，特别是小型配置和AXILite端点

• AXI Bram控制器:改进了单节拍事务的性能。可配置的读取延迟为紧张的时间间隔。