德州仪器TMS320VC5510A定点dsp的介绍、特性、及应用

来源：HQBUY 发布时间：2021-08-05

摘要： 德州仪器TMS320VC5510A定点数字信号处理器是基于TMS320C55x DSP一代的CPU处理器核心。它们具有C55x DSP架构，通过增加的并行性和减少功耗的总关注来实现高性能和低功耗。CPU支持一个内部总线结构，包括一个程序总线...

德州仪器TMS320VC5510A定点数字信号处理器是基于TMS320C55x DSP一代的CPU处理器核心。它们具有C55xDSP架构，通过增加的并行性和减少功耗的总关注来实现高性能和低功耗。CPU支持一个内部总线结构，包括一个程序总线，三个数据读总线，两个数据写总线，以及专用于外设和DMA活动的额外总线。这些总线提供了在单个周期内执行最多三次数据读取和两次数据写入的能力。在并行中，DMA控制器可以在每个周期独立于CPU活动执行最多两个数据传输。

TI TMS320VC5510A C55x CPU提供两个乘法累积(MAC)单元，能够在单个周期内实现17位x 17位乘法。一个额外的16位ALU支持一个中央的40位算术/逻辑单元(ALU)。alu的使用是在指令集控制下进行的，提供了优化并行活动和功率消耗的能力。这些资源在C55x CPU的地址单元(AU)和数据单元(DU)中进行管理。

TMS320C55x DSP核心是用开放的架构创建的，允许应用特定的硬件在特定算法上提高性能。扩展使TMS320VC5510A提供卓越的视频编解码器性能，其一半以上的带宽可用于执行额外的功能，如颜色空间转换、用户界面操作、安全、TCP/IP、语音识别和文本到语音转换。

特性

高性能，低功耗，定点TMS320C55x;数字信号处理器(DSP)
- 6.25/5ns指令周期时间
- 160/200MHz时钟频率
- 每个周期执行一条/两条指令
- 双倍增器(高达每秒4亿倍累积(MMACS))
- 两个算术/逻辑单元
- 一个内部程序总线
- 三个内部数据/操作数读取总线
- 两个内部数据/操作数写总线
指令缓存(24K字节)
160K x 16位片上RAM由:
- 8块4K×16位双访问RAM (DARAM) (64K字节)
- 32块4K×16位单访问RAM (SARAM)(256K字节)
16K×16位片上ROM (32K字节)

8M×16位最大可寻址外部内存空间
32位外部内存接口(EMIF)与无胶接口:
- 异步静态RAM (SRAM)
- 异步EPROM
- 同步DRAM(内部)
- 同步突发SRAM (SBSRAM)
可编程低功耗控制六个设备功能域
片上外设
- 两个20位计时器
- 六通道直接存储器存取(DMA)控制器
- 三个多通道缓冲串行端口
- 16位并行增强主机端口接口(EHPI)
- 可编程数字锁相环(DPLL)时钟发生器
- 8个通用I/O (GPIO)引脚和专用通用输出(XF)
片上基于扫描的仿真逻辑
(JTAG)边界扫描逻辑
240 -终端微星BGA;(球栅阵列)(GGW后缀)
240 -终端微星BGA;(球栅阵列)(ZGW后缀)[无铅]
3.3V I/O电源电压
1.6V铁芯供电电压