Zipcores浮点数学IP核的介绍、特性、及应用 - 华强商城

电子元器件产业互联网平台

焦点资讯商城动态独家观点业界资讯行情分析

技术方案 DataSheet 传感器连接器

国内展会商城促销视频

原厂资讯原厂专区合作入驻

您所在的位置：首页 > 技术资料 > 技术方案 > Zipcores浮点数学IP核的介绍、特性、及应用

Semiconductors

Zipcores浮点数学IP核的介绍、特性、及应用

来源：HQBUY 发布时间：2021-07-19

摘要： Zipcores浮点数学IP核是作为本地VHDL源代码提供的，并与广泛的FPGA、SoC和ASIC技术兼容。浮点ip与标准ieee754算法兼容。浮点组合包括所有常见浮点操作的核心，包括乘、除、加/减、平方根和浮点格式之间的转换。所有的IP...

Zipcores浮点数学IP核是作为本地VHDL源代码提供的，并与广泛的FPGA、SoC和ASIC技术兼容。浮点ip与标准ieee754算法兼容。浮点组合包括所有常见浮点操作的核心，包括乘、除、加/减、平方根和浮点格式之间的转换。所有的IPs都是完全流水线的，具有非常低的延迟。浮点数学IP核是高速、高通量数学运算的理想选择。

特性

提供通用的，人类可读的VHDL源代码
技术独立，平台之间完全可移植性
适用于任何FPGA、任何SoC或任何定制ASIC解决方案
不与任何特定供应商或EDA工具绑定- Xilinx Vivado 和Intel Quartus 或Lattice Diamond 设计软件同样有效

一次性收费和无限制使用的简单知识产权许可(根据许可协议T和C)
购买后1年内的技术支持和维护
提供完全定制的设计服务-如果核心不完全符合要求，可以相应地修改

应用程序

浮点管道和算术单元
浮点处理器

浮动/固定数字系统之间的接口

声明：本文观点仅代表作者本人，不代表华强商城的观点和立场。如有侵权或者其他问题，请联系本站修改或删除。

上一篇：QPA9124EVB-01评估板的介绍、特性、及应用

下一篇：DFRobot DFR0231-H Gravity: UART & I2C NFC模块的介绍、特性、及应用

社群二维码

关注“华强商城“微信公众号

Copyright 2010-2023 hqbuy.com,Inc.All right reserved. 服务热线：400-830-6691 粤ICP备05106676号经营许可证：粤B2-20210308