亚德诺半导体ADSP-2157x数字信号处理器是单指令，多数据(SIMD)数字信号处理器家族的成员，具有模拟设备超级哈佛架构(SHARC)。32位/40位/64位浮点处理器为高性能音频/浮点应用程序优化，具有大型片上静态随机存取存储器(SRAM)，消除输入/输出(I/O)瓶颈的多个内部总线，以及数字音频接口(DAI)。这些增加到SHARC+核心包括缓存增强和分支预测，同时保持指令集与以前的SHARC产品的兼容性。

特性

• 双增强的SHARC+高性能浮点
  核

• 每个SHARC+核心可达500MHz

• 每个核可达3Mb (384kB)的L1 SRAM存储器，带有奇偶校验

• (可选的能力配置为缓存)
  32位、40位和64位浮点支持

• 32位定点

• 字节，短字，字，长字

• 手臂Cortex-A5核心

• 500 mhz / 800与氖/ VFPv4-D16 / Jazelle dmips

• 32kB L1指令cache带奇偶校验/32kB L1数据cache
  带有奇偶校验

• 256kB带奇偶校验的L2缓存

• 强大的直接存储器存取系统

• 片上内存保护

• 集成安全功能

• 17mm×17mm 400球CSP_BGA和176 lead LQFP_EP，符合RoHS要求

• 低系统功率跨汽车温度范围

• 加密硬件加速器

• 快速安全引导与IP保护

• 支持ARM TrustZone加速器

• 内存

• 带有ECC保护的大型片上L2 SRAM，高达1MB

• 一个L3接口，为低功耗系统优化，提供

• 16位接口到DDR3(支持1.5V能力的DDR3L

• 设备)，DDR2或LPDDR1 SDRAM设备

框图