dsPIC33CH双核数字信号控制器的介绍、特性、及应用

来源：HQBUY 发布时间：2021-05-28

摘要： dsPIC33CH双核数字信号控制器将两个dsPIC DSC核心组合成一个芯片。dsPIC33CH控制器有一个核心，被设计为一个主的功能，而另一个被设计为一个从。当主核忙于运行用户界面、系统监控和通信功能时，从核用于执行专用的、时间关键...

dsPIC33CH双核数字信号控制器将两个dsPIC DSC核心组合成一个芯片。dsPIC33CH控制器有一个核心，被设计为一个主的功能，而另一个被设计为一个从。当主核忙于运行用户界面、系统监控和通信功能时，从核用于执行专用的、时间关键的控制代码，这些都是为最终应用程序定制的。

dsPIC33CH器件针对高性能数字电源、电机控制和其他需要复杂算法的高端嵌入式应用进行了优化。这包括无线电源、服务器电源、无人机和汽车传感器等应用。例如，在数字电源中，从核管理数学密集型算法，而主核独立管理PMBus 协议栈并提供系统监控功能，提高整体系统性能和响应能力。将整个工作负载分布在单个设备的两个DSC核心上，可以通过更高的开关频率实现更高的功率密度，从而产生更小的组件。dsPIC33CH系列是专为实时更新系统而设计的，这对于必须在零停机时间下进行固件更新的电源供应尤其重要。

由于设计的灵活性，dsPIC33CH器件有8种封装变体，从28引脚到80引脚，小到5mm x 5mm。内存大小范围从64KB到128KB的闪存。

特性

核心:双16位dsPIC33CH处理器
- 主核90 MIPS，从核100 MIPS运行
- 主核和从核的独立外围设备
- 主核和从核可配置的共享资源
- 快6-Cycle分裂
- 消息框和先进先出在主从之间通信(MSI)
- 代码高效(C和汇编)体系结构
- 40位宽的蓄电池
- 单周期(MAC/MPY)，双数据读取
- 单周期，混合符号MUL加硬件分割
- 32位的乘法的支持
- 每个核心有五组中断上下文选择寄存器和累加器，用于快速中断响应
- 零开销循环
用于实时控制的高性能外设
- 4×12位3.5 MSPS adc
- 高速PWMs 250ps分辨率，12通道
- 为高性能数字电源、电机控制和需要复杂算法的应用而优化
电源管理
- 低功耗管理模式(休眠、空闲、打瞌睡)
- 集成上电复位和断电复位
掌握核心功能
- 核心频率90 MIPS @ 180MHz
- 内部数据RAM: 16Kbytes
- 16位定时器:1
- 直接存储器存取:6
- SCCP(捕获/比较/计时器):8
- UART: 2
- SPI /I(2):2
- I(2)C: 2
- 灵活数据率(FD): 1
- 发送:2
- CRC: 1
- QEI: 1
- PTG: 1
- CLC: 4
- 16位高速(250ps) PWM: 4
- 12位，3.5Msps ADC
- 数字比较器:4
- 12位DAC/模拟CMP模块
- 看门狗定时器:1
- 亡灵计时器:1
- 断点:3个复杂的，5个简单的
- 振荡器:1

从核心功能
- 核心频率100 MIPS @ 200MHz
- 程序内存:24Kbytes (PRAM)双分区与LiveUpdate
- 内部数据RAM: 4Kbytes
- 16位定时器:1
- 直接存储器存取:2
- SCCP(捕获/比较/计时器):4
- UART: 1
- SPI /I(2):1
- (2) C: 1
- QEI: 1
- CLC: 4
- 16位高速(250ps) PWM: 8
- 12位，3.5 Msps ADC
- 数字比较器:4
- 12位DAC/模拟CMP模块
- 看门狗定时器:1
- 断点:1个复杂，2个简单
- 振荡器:1
时钟管理
- 内部振荡器
- 可编程锁相环和振荡器时钟源
- 主参考时钟输出
- 从参考时钟输出
- 故障安全时钟监视器(FSCM)
- 快速唤醒和启动
- 备份内部振荡器
- LPRC振荡器
调试器开发支持
- 电路内和应用内编程
- 同时支持主、从核的调试
- 只支持主调试和从调试
- IEEE 1149.2兼容(JTAG)边界扫描
- 跟踪缓冲区和运行时监视
操作条件
- 3.0V至3.6V， -40°C至+125°C
包选项
- 80引脚TQFP (12mm x 12mm)
- 64引脚QFN (9mm x 9mm)
- 64引脚TQFN (10mm x 10mm)
- 48引脚uQFN (6mm x 6mm)
- 48pin TQFN (7mm x 7mm)
- 36引脚uQFN (5mm x 5mm)
- 28针SSOP (10.2mm x 5.3mm)
- 28引脚uQFN (6mm x 6mm)