亚德诺半导体AD9546双DPLL数字化时钟同步器结合了数字化时钟技术，有效地传输和分配系统中的时钟信号。AD9546上的数字化时钟允许设计灵活和可扩展的时钟传输系统，具有良好控制的相位(时间)校准。AD9546是一个理想的网络设备设计，必须满足IEEE 1588 边界时钟每个ITU-T G.8273.2 d类的同步要求。此外，数字化时钟也适用于需要精确传输频率和相位到多个使用端点的应用，如:将同步系统参考时钟(SYSREF)分配到ADC通道阵列。

ADI AD9546双DPLL数字化时钟同步器支持现有和新兴的国际电信联盟(ITU)标准，通过服务提供商分组网络提供频率、相位和时间(ITU- t G.8262、ITU- t G.812、ITU- t G.813、ITU- t G.823、ITU- t G.824、ITU- t G.825和ITU- t G.8273.2)。

该设备提供10个时钟输出，同步到多达8个输入参考中的任何一个。数字锁相环(dpll)减少了与外部参考相关联的时间抖动，而模拟锁相环(apll)提供了具有低抖动输出时钟的频率转换。数字控制环路和停留电路连续产生一个低抖动的输出信号，即使当所有参考输入失效。

AD9546封装在48引线LFCSP (7mm × 7mm)封装中，工作在-40°C至+85°C的温度范围内。

特性

• 数字化时钟传输子系统

• 9个独立的UTS块(时间戳出口)

• 2个独立的IUTS块(时间戳输入端口)

• 双DPLL同步1Hz到750MHz物理层时钟，提供频率转换与抖动清洗噪声参考

• 符合ITU-T G.8262和Telcordia GR-253标准

• 支持Telcordia GR-1244、ITU-T G.812、ITU-T G.813、ITU-T G.823、ITU-T G.824、ITU-T G.825、ITU-T G.8273.2

• 频率偏差低至50ppb (5 × 10-8)的连续频率监测和参考验证

• 两个dpll都具有一个24位可编程模数的分数分频器

• 可编程数字环路滤波器带宽:0.0001Hz至1850Hz

• 2个独立的、可编程的辅助NCOs (1Hz ~ 65,535Hz，分辨率1.37pHz)，适用于IEEE 1588

• 版本2伺服反馈在PTP应用

• 自动和手动的延迟和参考切换，提供零延迟，无碰撞，或阶段构建操作

• 基于优先级的可编程参考切换，支持手动、自动恢复和自动非恢复模式

• 5对时钟输出引脚，每对可作为差分LVDS/HCSL/CML或2单端输出(1Hz至500MHz)

• 2个差分或8个单端输入参考

• 交叉点多路复用器将参考输入连接到锁相环

• 支持嵌入式(调制)输入/输出时钟信号

• 快速DPLL锁定模式

• 提供内部能力结合低相位噪声的晶体谐振器或晶体振荡器的频率稳定性和

• TCXO或OCXO的准确性

• 外部EEPROM支持自主初始化

• 单路1.8V电源运行，内部调节

• 内置温度监控和报警和温度补偿，增强零延迟性能

应用程序

• 5G定时传输高精度同步

• 全球定位系统(GPS)、精确时间协议(PTP) (IEEE 1588)和同步以太网(SyncE)抖动清理和同步

• 光传输网络(OTN)、同步数字层级(SDH)、宏小区和小小区基站

• 小型基站时钟(基带和无线电)

• 第2层，第3e层和第3层滞留，抖动清理，和相位瞬变控制

• JESD204B支持模数转换器(ADC)和数模转换器(DAC)的时钟

• 载体以太网

框图