SMARTsemi DDR4内存ic KTDM8G4B632BGIEAT的介绍、特性、及应用

来源：HQBUY 发布时间：2022-11-23

摘要： 配备VDD = 1.2V±5%，VPP = 2.375V ~ 2.75V的电源(JEDEC标准1.2V)。

SMARTsemi DDR4内存ic KTDM8G4B632BGIEAT的电源(JEDEC标准1.2V)为V(DD) = 1.2V±5%，V(PP) = 2.375V ~ 2.75V。ICs有多达8家银行(4家银行x 2家银行集团)，可提供x 16种产品。DDR4具有一个伪开漏(POD)接口，具有8和4的Burst Length (BL)和Burst Chop (BC)。

特性

电源(JEDEC标准1.2V)

V(dd) = 1.2v±5%
V(PP) = 2.375V至2.75V

16个内部银行(x8)

8家银行(4家银行x 2家银行集团)购买x 16种产品

伪开漏(POD)接口
8和4带爆切(BC)爆长(BL)
CAS时延(CL)

10(11) 12(13)、14日(15)、16日(17),18日,19日,20日,22日,24岁

CAS写时延(CWL)

9、10、11、12、14、16、18、20

模上终止(ODT):有效值为RZQ/7, RZQ/5 (RZQ = 240欧姆)
预充自动预充选项为每个突发访问
刷新:自动刷新、自刷新
刷新周期
平均刷新周期

在0℃≤TC≤+85℃或-40℃≤TC≤+85℃时，7.8μs
在+85℃≤TC≤+95℃时3.9μs

双数据速率架构每个时钟周期两次数据传输
采用8位预取流水线结构实现了数据的高速传输
双向差分数据频闪(DQS_t和DQS_c)与数据一起传输/接收，用于在接收端捕获数据
支持终止数据频闪(仅x8) (TDQS_t和TDQS_c)
DQS与read的数据边对齐;中心与写入的数据对齐
差分时钟输入(CK_t和CK_c)
DLL将DQ和DQS转换与CK转换对齐
在每个正向CK边缘上输入的命令;数据和数据掩码引用到DQS的两边

数据写入DM (Data Mask)
写CRC (Cyclic Redundancy Code)用于DQ错误检测，并在高速运行时通知控制器
数据总线反转(DBI)

提高功耗和信号完整性
内存接口的(仅x16产品)

1tCK和2tCK模式都支持可编程前导
Command Address (CA)奇偶校验，用于命令/地址信号错误检测并通知控制器
VREFDQ培训

VREFDQ生成在DRAM内部，并进一步训练每个DRAM

每DRAM可寻址性(PDA)

每个DRAM可以单独设置不同的模式寄存器值，并具有单独的调整。

细粒度刷新

2x, 4x模式更小的tRFC

可编程部分阵列自刷新(PASR)
RESET_n引脚用于通电顺序和复位功能
操作箱温度范围:

商用:TC = 0°C ~ +95°C
工业:TC = -40°C ~ +95°C

声明：本文观点仅代表作者本人，不代表华强商城的观点和立场。如有侵权或者其他问题，请联系本站修改或删除。

上一篇：SMARTsemi eMMC 5.1内存ic KTM8GL1ASI01的介绍、特性、及应用

下一篇：SMARTsemi DDR3内存ic KTDM2G3C818BGIEAT的介绍、特性、及应用

社群二维码

关注“华强商城“微信公众号

华强商城公众号

华强商城M站

芯八哥公众号

华强微电子公众号

华强电子网公众号

SMARTsemi DDR4内存ic KTDM8G4B632BGIEAT的介绍、特性、及应用

特性