什么是直接数字合成?

直接数字合成(DDS)是一种通过产生数字形式的时变信号，然后进行数字转换来产生波形(通常是正弦波)的方法。由于DDS设备内的操作主要是数字操作，因此它可以在输出频率之间快速切换，提供良好的频率分辨率，并在广泛的频率范围内操作。随着设计和工艺技术的进步，今天的DDS设备非常紧凑，功耗很小。

为什么要使用直接数字合成器(DDS)?难道没有其他容易产生频率的方法吗?

精确产生和控制各种频率和波形的能力已经成为许多行业共同的关键要求。无论是为通信提供具有良好杂散性能的低相位噪声可变频率的敏捷源，还是在工业或生物医学测试设备应用中简单地产生频率刺激，便利性，紧凑性和低成本都是重要的设计考虑因素。

频率产生的许多可能性对设计者开放，从基于锁相环(PLL)的高频合成技术，到数字转换器(DAC)输出的动态规划，以在较低频率产生任意波形。但是DDS技术在解决通信和工业应用中的频率(或波形)生成要求方面正在迅速获得认可，因为单芯片IC器件可以简单地生成可编程输出波形，并且具有高分辨率和精度。

此外，工艺技术和设计的不断改进使成本和功耗水平达到了以前难以想象的低水平。例如，基于dds的可编程波形发生器AD9833(图1)，工作电压为5.5 V，时钟为25 mhz，最大功率为30毫瓦。

使用DDS的主要好处是什么?

像AD9833这样的DDS器件是通过高速串行外设接口(SPI)编程的，只需要一个外部时钟来产生简单的正弦波。DDS设备现在可以产生从小于1hz到400mhz的频率(基于1ghz时钟)。低功耗、低成本和单个小封装的优势，再加上其固有的优异性能和对输出波形进行数字编程(和重新编程)的能力，使DDS器件成为极具吸引力的解决方案，比包含离散元件聚合的不太灵活的解决方案更可取。

典型的DDS设备可以产生什么样的输出?

DDS设备不局限于纯正弦输出。图2显示了AD9833的正方形、三角形和正弦波输出。

DDS设备是如何产生正弦波的?

下面是DDS器件内部电路的分解:它的主要部件是一个相位累加器，一个相幅转换装置(通常是一个正弦查找表)和一个DAC。这些块如图3所示。

DDS在给定频率下产生正弦波。频率取决于两个变量，参考时钟频率和编程到频率寄存器的二进制数(调谐字)。

频率寄存器中的二进制数为相位累加器提供主输入。如果使用正弦查找表，相位累加器计算查找表的相位(角度)地址，该地址将与相位角的正弦值相对应的幅度数字值输出到DAC。DAC依次将该数字转换为相应的电压或电流值。为了产生固定频率的正弦波，在每个时钟周期向相位累加器中添加一个恒定值(由二进制数决定的相位增量)。如果相位增量较大，相位累加器将快速步进正弦查找表，从而产生高频正弦波。如果相位增量很小，相位累加器将采取更多的步骤，从而产生较慢的波形。

你说的完整的DDS是什么意思?

将D/ a转换器和DDS集成到单个芯片上通常被称为完整的DDS解决方案，这是所有DDS设备的共同特性。

我们再来讨论一下相位累加器。它是如何工作的?

连续时间正弦信号有一个重复的角相位范围为0到2π。数字实现也不例外。计数器的进位函数允许相位累加器在DDS实现中充当相位轮。

为了理解这个基本函数，我们把正弦波振荡想象成一个绕相位圆旋转的矢量(见图4)。相位轮上的每个指定点对应于正弦波周期上的等效点。当矢量绕着车轮旋转时，可以看到角度的正弦值产生相应的输出正弦波。矢量绕相轮匀速转一圈，就得到一个完整的输出正弦波周期。相位累加器提供伴随矢量绕相位轮线性旋转的等间隔角值。相位累加器的内容对应于输出正弦波周期上的点。

相位累加器实际上是一个模M计数器，每次接收到一个时钟脉冲，它就增加其存储的数字。增量的大小由二进制编码的输入字(M)决定。这个词表示参考时钟更新之间的相位步长;它有效地设置了在相位轮周围跳过多少个点。跃变尺寸越大，相位累加器越快溢出，完成相当于一个正弦波周期。轮中包含的离散相位点的个数由相位累加器(n)的分辨率决定，它决定了DDS的调谐分辨率。对于n = 28位相位累加器，M值为0000…0001将导致相位累加器在2(28)个参考时钟周期(增量)后溢出。如果将M的值修改为0111…1111时，相位累加器仅在2个参考时钟周期(奈奎斯特要求的最小值)后溢出。这种关系可以在DDS架构的基本调优方程中找到:

地点:

f(OUT) = DDS的输出频率

M =二进制调谐字

f(C) =内部参考时钟频率(系统时钟)

N =相位累加器的长度，单位为比特

改变M的值会导致输出频率的直接和相位连续变化。不像锁相环那样产生环路稳定时间。

随着输出频率的增加，每个周期的采样数减少。由于采样理论规定，每个周期至少需要两个采样来重建输出波形，DDS的最大基频输出频率为f(C) /2。然而，在实际应用中，输出频率被限制在略低于该频率，从而提高了重构波形的质量，并允许对输出进行滤波。

当产生恒定频率时，相位累加器的输出线性增加，因此它产生的波形本质上是一个斜坡。

那么线性输出是如何转换成正弦波的呢?

相位-幅度查找表用于将相位累加器的瞬时输出值(AD9833为28位)转换为正弦波幅度信息，该信息通过截断消除了不需要的不太重要的位，并呈现给(10位)D/A转换器。DDS架构利用正弦波的对称特性，并利用映射逻辑从相位累加器的四分之一周期数据合成完整的正弦波。相位到振幅查找表通过在查找表中向前再向后查找来生成剩余的数据。如图5所示。

DDS的常用用途是什么?

目前使用基于DDS的波形生成的应用主要分为两大类:通信系统的设计者需要敏捷(即，立即响应)频率源，具有优异的相位噪声和低杂散性能，通常选择DDS，因为它结合了频谱性能和频率调谐分辨率。这些应用包括使用DDS进行调制，作为锁相环的参考以增强整体频率可调性，作为本地振荡器(LO)，甚至用于直接射频传输。

另外，许多工业和生物医学应用使用DDS作为可编程波形发生器。由于DDS是数字可编程的，所以波形的相位和频率可以很容易地调整，而不需要改变使用传统编程波形发生器时通常需要改变的外部组件。DDS允许简单的调整频率实时定位谐振频率或补偿温度漂移。这些应用包括在可调频率源中使用DDS来测量阻抗(例如在基于阻抗的传感器中)，为微驱动产生脉冲波调制信号，或检查局域网或电话电缆中的衰减。

对于现实世界的设备和系统的设计者来说，你认为DDS的主要优势是什么?

如今，具有成本竞争力、高性能、功能集成的DDS ic在通信系统和传感器应用中变得越来越普遍。它们吸引设计工程师的优势包括:

• 数字控制微赫兹频率调谐和次度相位调谐能力;

• 在调谐输出频率(或相位)时极快的跳变速度;相位连续跳频，无超调/欠调或相关回路沉降时间异常;

• DDS的数字架构消除了合成器解决方案中与元件老化和温度漂移相关的手动调谐和调整的需要，并且

• DDS体系结构的数字控制接口有助于在处理器控制下以高分辨率远程控制和优化系统的环境。

如何使用DDS设备进行FSK编码?

二进制移频键控(通常简称为FSK)是最简单的数据编码形式之一。通过将连续载波的频率移到两个离散频率之一(因此是二进制)来传输数据。一个频率f(1)(可能是较高的频率)被指定为标记频率(二进制1)，另一个频率f(0)被指定为空间频率(二进制0)。图6显示了标记空间数据与传输信号之间关系的示例。

这种编码方案很容易使用DDS实现。表示输出频率的DDS频率调谐字被设置为适当的值，以生成f(0)和f(1)，因为它们以要传输的0和1的模式出现。用户在传输之前将两个所需的调谐词编程到设备中。在AD9834的情况下，两个频率寄存器可用于方便的FSK编码。器件上的专用引脚(FSELECT)接受调制信号并选择适当的调谐字(或频率寄存器)。图7中的框图演示了FSK编码的一个简单实现。

那么PSK编码呢?

相移键控(PSK)是另一种简单的数据编码形式。在PSK中，载波的频率保持不变，而传输信号的相位变化以传递信息。

在实现PSK的方案中，最简单的二进制PSK (BPSK)只使用两个信号相位:0度和180度。BPSK对逻辑1输入进行0°相移编码，对逻辑0输入进行180°相移编码。每一位的状态根据前一位的状态来确定。如果波的相位不改变，信号状态保持不变(低或高)。如果波的相位反转(变化180度)，则信号状态改变(从低到高，或从高到低)。

PSK编码很容易实现与DDS ic。大多数设备都有一个单独的输入寄存器(相位寄存器)，可以加载相位值。这个值直接加到载波的相位上，而不改变载波的频率。改变寄存器的内容可以调制载波的相位，从而产生PSK输出信号。对于需要高速调制的应用，AD9834允许使用专用切换输入引脚(PSELECT)选择预加载的相位寄存器，该引脚在寄存器之间交替，并根据需要调制载波。

更复杂的PSK采用四波或八波相。这使得二进制数据可以以比BPSK调制更快的速率传输。在四相调制(正交PSK或QPSK)中，可能的相位角为0度，+90度，-90度和180度;每个相移可以表示两个信号元素。AD9830、AD9831、AD9832和AD9835提供四个相位寄存器，通过不断更新寄存器的不同相位偏移来实现复杂的相位调制方案。

多个DDS设备是否可以同步，例如I-Q功能?

可以使用两个在同一主时钟上工作的单DDS器件输出两个相位关系可以直接控制的信号。在图8中，使用一个参考时钟对两个ad9834进行编程，使用相同的复位引脚来更新这两个部分。使用这种设置，可以进行I-Q调制。

在上电之后，在向DDS传输任何数据之前，必须进行复位。这将DDS输出设置为已知相位，该相位作为公共参考点，允许多个DDS设备同步。当新数据同时发送到多个DDS单元时，可以保持一致的相位关系，并且通过相位偏移寄存器可以预测地移动它们的相对相位偏移。AD9833和AD9834具有12位相位分辨率，有效分辨率为0.1度。[有关同步多个DDS单元的详细信息，请参阅应用说明AN-605。]]

基于DDS的系统的关键性能规格是什么?

相位噪声、抖动和无杂散动态范围(SFDR)。

相位噪声是振荡器短期频率不稳定性的度量(dBc/Hz)。它被测量为由频率变化引起的单边带噪声(在振荡器的工作频率下使用1 hz带宽的振幅低于分贝)在振荡器的工作频率的两个或更多的频率位移。这种测量方法特别适用于工业性能。

DDS器件具有良好的相位噪声吗?

采样系统中的噪声取决于许多因素。参考时钟抖动可以看作是DDS系统中基频信号上的相位噪声;根据所选码字的不同，相位截断可能会在系统中引入一个错误级别。对于可以用截断的二进制编码字精确表示的比率，不存在截断错误。对于需要比可用的更多比特的比率，所产生的相位噪声截断误差会导致谱图中的杂散。它们的大小和分布取决于所选择的码字。DAC也会对系统产生噪声。DAC量化或线性误差会导致噪声和谐波。图9显示了典型DDS器件(本例中为AD9834)的相位噪声图。

那抖动呢?

抖动是数字信号边缘从其长期平均位置的动态位移，以度均方根测量。一个完美的振子，其上升沿和下降沿会在精确的规则时刻出现，并且永远不会变化。当然，这是不可能的，因为即使是最好的振荡器也是由带有噪声源和其他缺陷的真实元件构成的。一个高质量的低相位噪声晶体振荡器的周期抖动将小于35皮秒(ps)，累积在数百万个时钟边缘上

振荡器中的抖动是由热噪声、振荡器电子器件的不稳定、通过电源轨、接地甚至输出连接的外部干扰引起的。其他影响包括外部磁场或电场，例如来自附近发射器的射频干扰，这可能会导致抖动，影响振荡器的输出。即使是简单的放大器、逆变器或缓冲器也会对信号产生抖动。

因此，DDS设备的输出将增加一定数量的抖动。因为每个时钟已经有一个固有的抖动水平，选择一个振荡器与低抖动是至关重要的开始。划分高频时钟的频率是减少抖动的一种方法。通过分频，相同数量的抖动会在更长的时间内发生，从而降低其占系统时间的百分比。

一般来说，为了减少抖动的基本来源并避免引入额外的来源，应该使用稳定的参考时钟，避免使用旋转缓慢的信号和电路，并使用最高可行的参考频率来允许增加过采样。

无杂散动态范围(SFDR)是指频谱中基本信号的最高电平与任何杂散信号(包括别名和谐波相关频率成分)的最高电平之间的比率(以分贝为单位)。为了获得最好的SFDR，必须从高质量的振荡器开始。

在与其他通信信道和应用共享频谱的应用中，SFDR是一个重要的规范。如果发射机的输出将杂散信号发送到其他频段，它们会破坏或中断相邻的信号。

从具有50 mhz主时钟的AD9834(10位DDS)获取的典型输出图如图10所示。在(a)中，输出频率恰好是主时钟频率(MCLK)的1/3。由于频率选择的明智，在25 mhz窗口内没有谐波频率，别名被最小化，并且杂散行为表现出色，所有杂散至少低于信号80 dB (SFDR = 80 dB)。(b)中的较低频率设置有更多的点来塑造波形(但不足以形成真正清晰的波形)，并给出了更逼真的画面;在二次谐波频率处，最大的杂散比信号低约50db (SFDR = 50db)。

您是否有工具可以简化DDS的编程和预测性能?

在线交互设计工具是选择调谐词的助手，给定参考时钟和期望的输出频率和/或相位。选择所需的频率，并在应用外部重构滤波器后显示理想的输出谐波。图11显示了一个示例。表格数据也提供了主要图像和谐波。

这些工具如何帮助我对DDS进行编程?

所需要的只是所需的频率输出和系统的参考时钟频率。设计工具将输出对零件进行编程所需的完整编程序列。在图12的示例中，MCLK设置为25 MHz，所需输出频率设置为10 MHz。一旦按下更新按钮，对部件进行编程的完整编程序列就包含在Init sequence寄存器中。

我如何评估你们的DDS设备?

所有DDS设备都有一个评估板可供购买。它们配有专用软件，允许用户在收到电路板的几分钟内轻松测试/评估零件。每个评估板附带的技术说明包含原理图信息，并显示最佳推荐的板设计和布局实践。