通过(例如)以双倍采样率复用一对转换器的输出来实现多路转数转换器的时间交错现在是一个成熟的概念，由Black和Hodges在1980年首次提出。(1,2)在设计7位，4 mhz a /D转换器(ADC)时，他们确定时间交错解决方案将比可比的2(n)闪存转换器设计需要更少的芯片面积。这个新概念在他们的设计中证明了巨大的价值，但节省空间并不是它唯一的好处。adc的时间交错提供了一种概念上简单的方法，用于乘以现有高性能adc的采样率，例如14位，105 msps的AD6645和12位，210 msps的AD9430。在许多不同的应用中，这一概念已被用于需要非常高采样率到数字转换的系统。

虽然标准ADC产品的速度和分辨率已经远远超过4兆赫和7位，但时间交错ADC系统(有充分的理由)并没有远远超过8位分辨率。然而，在8位性能水平上，这一概念已被广泛应用于测试和测量行业，特别是宽带数字示波器。安捷伦实验室(Agilent Labs)最近开发的20 gsps 8位ADC(3)，并被安捷伦科技公司Infiniium 示波器系列所采用，证明了它继续在这个市场上产生影响。(4)确实，时间交错ADC系统在8位水平上蓬勃发展，但在需要高分辨率、宽带宽和稳定动态范围的应用中，它们仍然存在不足。

在12位和14位水平的时间交错ADC系统中，主要限制因素是通道匹配的要求。提供50db动态范围的8位系统可以容忍0.25%的增益失配和5ps的时钟倾斜误差。这种精度水平可以通过传统方法实现，例如匹配物理通道布局，使用通用ADC参考电压，预筛选设备和有源修整，但在更高的分辨率下，要求要严格得多。到目前为止，采用更创新的匹配技术的设备还没有商业化。

本文将详细概述12位和14位时间交错ADC系统的匹配要求，讨论先进数字后处理技术作为使能技术的想法，并介绍一种采用迄今为止最有前途的解决方案的器件，先进滤波器组(AFB )，来自V Corp Technologies, Inc.(5,6)。

时间交错过程概述

ADC系统的时间交错采用的概念是，以整个系统采样率的1/ m的采样率运行m个ADC。每个通道的时钟在一个相位，使系统作为一个整体，以等间隔的时间增量进行采样，创建一个a /D转换器全速采样的无缝图像。图1给出了典型的四通道时间交错ADC系统的模块图和时序图。四个ADC通道中的每一个都以系统采样率的四分之一运行，间隔为90°。最终输出数据流是通过以适当的顺序(例如，1、2、3、4、1、2等)交织所有单个通道数据输出来创建的。在一个双转换器的例子中，两个ADC通道的时钟都是整个系统采样率的一半，并且它们彼此相位差为180°。

为简单起见，本文主要关注双转换器系统，但在需要阐明关键性能差异时，将讨论四转换器系统。大多数框图、数学关系和解决方案将突出显示双通道配置。

时间交错的设计挑战

如前所述，信道间匹配对时间交错ADC系统的动态范围性能有直接影响。ADC通道之间的不匹配导致动态范围退化，在FFT图中表现为称为图像杂散和偏移杂散的杂散频率分量。与时间交错ADC系统相关的图像杂散是ADC通道之间增益和相位不匹配的直接结果。增益和相位误差产生彼此正交的误差函数。两者都在相同的频率位置(s)贡献像杂散能量。偏置杂散是由ADC通道之间的偏置差产生的。与图像杂散不同，偏置杂散不依赖于输入信号。对于给定的偏移不匹配，偏移杂散将始终处于同一水平。对这些杂散行为的广泛研究已经产生了几种描述信道匹配误差和动态范围性能之间关系的数学方法。(7、8)

虽然这些方法非常全面和有用，但这里使用的“误差电压”方法提供了一种简单的方法来理解这种关系，而不需要深入研究复杂的数学推导。该方法基于器件应用笔记AN-501(9)中使用的相同原理，用于建立adc中孔径抖动和信噪比(SNR)退化之间的关系。误差电压定义为“期望”样本电压与“实际”样本电压之间的差值。这些差异是大量错误的结果，这些错误分为三个基本类别:增益(图2)、相位(图3)和偏移量(图4)不匹配。

在双变换器交错系统中，增益和相位不匹配产生的误差电压导致位于奈奎斯特减去输入频率的图像杂散。偏置失配产生一个误差电压，导致位于奈奎斯特的偏置杂散。由于偏置杂散位于奈奎斯特带的边缘，双通道系统的设计者通常可以围绕它规划系统频率，并将精力集中在增益和相位匹配上。图5显示了双通道系统的典型FFT图。

在四变换器交错系统中，有三个像杂散和两个偏置杂散。由ADC通道之间的增益和相位不匹配产生的图像杂散位于(1)奈奎斯特减去输入频率和(2)一半奈奎斯特加上或减去输入频率。偏移杂散位于奈奎斯特和奈奎斯特的一半(带的中间)。图6显示了四变换器系统的典型FFT图，说明了这五个杂散的位置。

一旦三个失配组的误差电压已知，下面的公式可用于计算单音双转换器系统中的图像和偏置杂散(IS(增益)，IS(相位)，IS(总)，OS(偏置)):

（1)

（2）

(3）

（4）

如前所述，增益和相位误差产生的误差函数是正交的(7)，需要它们各自对图像杂散的贡献的“平方根”组合。使用这些方程，可以制定误差预算，以确定维持给定动态范围要求所需的匹配级别。例如，输入频率为180 MHz时，12位动态范围为74 dBc，则需要增益匹配优于0.02%，孔径延迟匹配优于300 fs!如果增益可以完美匹配，孔径延迟匹配可以“放松”到大约350fs。图7显示了这个12位、180 mhz示例的详细“误差预算曲线”。

表1提供了几种不同情况下的匹配要求，以说明使经典时间交错a /D转换系统在宽带上以12位和14位分辨率工作所需的极端精度。

表1 .时间交错ADC匹配要求。

宽频带时间交错ADC系统的传统方法

传统的双通道时间交错ADC系统采用图8所示的基本配置。在传统的时间交错ADC系统中，第一级匹配是通过减少通道之间的物理和电气差异来实现的。例如，增益匹配通常通过使用公共参考电压和仔细匹配的物理布局来控制。相位匹配是通过手动调整时钟(或输入)路径的电气长度和/或通过控制时钟分配电路的电气特性(上升/下降时间，偏置电平，触发电平等)的特殊修剪技术来实现的。偏移匹配取决于单个adc的偏移性能。

这些匹配方法中的许多都是基于精心设计和修剪技术。虽然有很多优秀的想法来解决这些严格的匹配要求，但其中许多都需要额外的电路，这些电路会增加自己的误差源，从而破坏了实现精确增益和相位匹配的原始目的。这种想法的一个例子是设置两个不同时钟信号的上升和下降时间。任何能够提供这种控制水平的电路都会受到电源电压和温度对每个通道相位行为的越来越大的影响。

高级数字后处理

新的数字信号处理技术的发展，以及廉价、高速、可配置数字硬件平台(dsp、fpga、cpld、asic等)的进步，为时间交错ADC性能的突破开辟了道路。与传统匹配技术相比，数字后处理方法有几个优点。它们在实现上是灵活的，并且可以设计出远远超出感兴趣的ADC分辨率的精度。数字信号处理技术如何影响时间交错系统架构的概念视图见图9。该概念采用一组数字校准传递函数来处理每个ADC的输出数据，从而创建一组新的“校准输出”。这些数字校准传递函数可以使用各种数字滤波器配置(FIR, IIR等)来实现。它们可以像修剪一个通道的增益一样简单，也可以像修剪带宽和温度范围内每个通道的增益、相位和偏移一样复杂。

宽带宽和温度匹配为使用数字后处理技术来提高时间交错ADC系统的性能提供了最大的机会和挑战。在宽带宽和温度范围内设计多个ADC通道的数字校准传递函数所需的数学推导非常复杂，并且不可靠。然而，在这一领域投入了大量的学术工作，创造了许多有趣的解决方案。其中一种解决方案被称为高级滤波器组(AFB)，它能够为重大突破提供一个平台。

高级滤波器组(AFB)

AFB是首批商用数字后处理技术之一，对时间交错ADC系统的性能产生了重大影响。通过在宽带宽和温度范围内提供精确的通道到通道增益、相位和偏移匹配，AFB能够在高速12 /14位应用领域牢固地建立时间交错ADC系统。除了匹配功能外，AFB还为ADC系统提供相位线性化和增益平坦度补偿。图10显示了使用AFB的系统的基本框图表示。

通过使用独特的多速率FIR滤波器结构，AFB可以很容易地实现到一个方便的数字硬件平台，如FPGA或CPLD。FIR系数的计算使用专利方法，包括从图9所示的方程开始，然后应用各种先进的数学技术来求解数字校准传递函数。

AFB使时间交错ADC系统能够使用高达90%的奈奎斯特频带，并且可以配置为在转换器的任何奈奎斯特区域(例如，第一，第二，第三等)中工作，可以使用一组控制所需FIR系数的逻辑输入选择适当的奈奎斯特区域。

AFB设计示例

AD12400是利用时间交错和AFB的新产品系列的第一名成员。它的性能将用来说明当最先进的ADC设计与先进的数字后处理技术相结合时可以实现什么。图11给出了AD12400的框图及其关键电路功能。AD12400采用独特的前端电路，具有400 mhz输入带宽，两个12位，200-MSPS ADC通道，以及使用先进的现场可编程门阵列(FPGA)的AFB实现。它的设计使用了上面讨论的许多经典匹配技术，以及一个非常低抖动的时钟分配电路。这些关键组件组合在一起开发出一个12位400 msps ADC模块，该模块在90%的Nyquist频段和85°C温度范围内表现良好。它的输入带宽为400mhz。

adc的传递函数是在制造过程中使用宽带宽、宽温度范围测量获得的。该表征程序将adc测量的传递函数直接输入到AFB系数计算过程中。一旦对adc进行了表征，并计算出所需的FIR系数，就可以对FPGA进行编程，产品就可以投入使用了。利用AFB特殊的FIR结构和系数计算过程实现宽带匹配。通过使用板载数字温度传感器选择多个FIR系数集中的一个来实现宽温度性能。

图12和图13显示了这项技术的真正影响。图12显示了该系统跨第一个Nyquist区域的image-spur性能。图12中的第一条曲线代表了经过精心设计的2通道时间交错系统的性能，该系统在布局中提供了最佳匹配。该曲线中图像杂散的行为表明，该系统是在128 MHz的输入频率下手动修剪的。对图13的类似观察表明，手动修剪温度为40°C。

尽管精心的PCB布局、紧密匹配的前端电路、紧密匹配的时钟分配电路以及AD12400 ADC中使用的通用参考电压，但随着频率和/或温度偏离手动调节条件，动态范围会迅速下降。通过分析影响该电路的一些敏感因素，可以预测任何双转换器时间交错ADC系统的这种快速退化率。例如，典型的高性能12位ADC的增益温度系数为0.02%/°C。在这种情况下，温度变化10°C会导致增益变化0.2%，导致60 dBc的图像杂散(见公式1)。仅考虑这个ADC温度特性，预测的图像杂散比图13中显示的30°C性能差3 dB。

相比之下，当启用AFB补偿时，这些数字中显示的动态范围性能仍然稳定。事实上，在近190 MHz的带宽和40°C的温度范围内，动态范围性能超过了12位水平。这种方法的另一个显著优点是，通过使用附加的FIR系数集，温度范围实际上可以从20°C到60°C扩展到0°C到85°C，如AD12400所体现的那样。

结论

时间交错是提高高速ADC系统性能的重要趋势。先进的数字后处理方法，如AFB，为严格的通道匹配要求提供了一个方便的解决方案，这在以前的时间交错系统中是无法实现的。当与现有的最佳ADC架构相结合时，先进的DSP技术(如AFB)已准备好将高速ADC系统提升到更高的性能水平，并在医疗成像、精密药物分配器(流体流量测量)、合成孔径雷达、数字波束形成通信系统和先进的测试/测量系统等要求苛刻的市场中大大改进产品和系统。该技术将在不久的将来带来许多突破，包括14位/400-MSPS和12位/800-MSPS ADC系统。

参考电路

(1) W。C. Black Jr.和D. A. Hodges，“时间交错转换器阵列”，IEEE固态电路国际会议，1980年2月，第14-15页。

(2) W。C. Black Jr.和D. A. Hodges，“时间交错转换器阵列”，IEEE固态电路学报，1980年12月，第15卷，第1022-1029页。

(3) K。Poulton, et al.，“基于0.18mm CMOS的20GS/s 8-b ADC和1MB内存”，IEEE固态电路国际会议，2003年2月，pp. 318- 319,496。

(4)新闻稿，“安捷伦科技推出业界首款6 ghz，每通道20 gsa /s的示波器和探测测量系统”，安捷伦科技网页，2002年11月1日。

(5)。Velazquez，“用于通用射频接收器的高性能先进滤波器组-数字转换器”，IEEE SP国际时间-频率和时间尺度分析研讨会，1998,pp. 229-232。

(6)技术说明，“先进滤波器组(AFB) -数字转换器技术说明”，V Corp Technologies。

(7) N。Kurosawa等人，“时间交错ADC系统中通道失配效应的显式分析”，《IEEE电路与系统学报I -基础理论与应用》，第48卷，第3期，2003年3月。

(8) M。Gustavsson, J. J. Wikner和N. N. Tan，通信CMOS数据转换器，波士顿:Kluwer学术出版社，2000，第257-267页。

(9) B。Brannon，“孔径不确定性和ADC系统性能”，Devices, Inc。申请说明，AN-501。

致谢

作者要感谢Jim Hand和Joe Bergeron为本文提供的指导和创新见解。我们非常感谢他们的贡献。