这是3部分系列文章的第3部分:

• 第1部分:数据转换器中数字串扰的影响

• 第二部分:时钟上的相声

从数字数据信号到数据转换系统的时钟信号的串扰可能导致难以诊断的问题。这个隐晦的问题不同于第1部分讨论的从数字数据信号到信号路径的串扰。在更深层次上理解这种不同的串扰问题是有价值的，因此设计工程师可以更有效地理解和排除具有此类问题的电路。阅读本文后，读者将了解数字数据信号到时钟的串扰如何引起谐波失真和其他与信号相关的错误问题。

本系列的第2部分将介绍一些基本原则，这些原则将帮助您理解本文中的内容。

从数据信号到时钟的串扰

在第2部分中，我们了解到耦合到时钟信号上的噪声看起来是正弦的，并且与输入信号的频率相同。有了这样的理解，当从数字数据信号到数据转换器时钟存在串扰时，在频域中发生的情况就变得更加清楚了。正如第1部分所分析的那样，来自ADC的数字数据信号在其采样和表示的信号的谐波处包含能量。当来自该信号的能量耦合到数据转换器时钟时，它将在信号的谐波处产生噪声(以抖动的形式)。当该时钟对后续信号进行采样时，该信号将以相同信号的速率进行有效的相位调制。这会在采样信号周围产生与信号频率相当的边带，这看起来与谐波失真难以区分。

我们将对一个简单的正弦波进行一些模拟。如本系列文章的第1部分所示，数字位具有依赖于输入信号的模式。例如，MSB是输入信号速率下的方波，如图所示图1．

图1所示。频率为4(每个采样集的周期)的正弦波，并产生数字位。

我们可以在频域中观察这些信号。最容易理解的是MSB，它是与信号频率相同的方波。这个MSB方波在输入信号和奇次谐波的基本速率下具有能量，如图图2.请注意，如果信号上有任何直流偏置，甚至谐波也会出现，这将使MSB方法更像脉冲而不是50%占空比的方波。

图2。频率为4的正弦波的MSB及其频域内容:

当这个比特通过串扰耦合到时钟上时，改变数据转换器的采样位置，边带在基频和奇谐波频率的信号上显示出一定距离，如图所示图3.再次注意，如果信号上有直流偏移，即使谐波也会出现。

图3。频率为4的纯正弦波，和相同的带有1%串扰的MSB到时钟上的正弦波。

作为另一个例子，我们将模拟频率为5，其中高阶谐波混叠模式不会落在与基频和低阶谐波相同的频率上。图4显示频率为5的正弦波的MSB频域图。图5显示了这种耦合通过串扰对数据转换器时钟信号的影响。注意，遵循相同的模式集。

图4。频率为5的正弦波的MSB，以及它的频域内容。

图5。频率为4的纯正弦波，和相同的带有1%串扰的MSB到时钟上的正弦波。

诊断和解决问题

这里有一些处理嘈杂时钟问题的快速技巧。最关键的是快速诊断你的问题是由时钟抖动还是其他原因引起的。

在本系列文章的第1部分中，我们提到了时钟抖动的影响与信号相对于时间的斜率成正比。您可以利用这一点，通过在不同的频率和幅度水平上执行测试，看看是否有抖动问题。在观察不同的频率时，抖动问题通常会产生一种与频率成比例增加的效应(即，输入频率增加2倍会产生2倍的边带)。相比之下，虽然大多数谐波失真问题在更高的频率下变得更糟，但很少有抖动效应那样的比例依赖关系。同样，在幅度电平变化中，抖动效应将保持由抖动引起的信号和噪声/失真/边带之间的比率相等，而不管电平如何(一个例外是，如果较低的信号产生较低的位活动，可以减少抖动，从而减少噪声)。相反，谐波失真通常会随着输入电平的降低而降低其比率效应。

作为利用上述现象的一个实用技巧，以尽可能高的频率进行实验，以夸大效果。如果您的系统允许，将输入信号大大增加到超过ADC的奈奎斯特速率是可以接受的，并且非常有用的技术来夸大效果。

理想情况下，你可以用示波器或其他仪器来测量时钟的抖动。然而，大多数示波器没有足够的性能来观察在大多数数据转换器系统中可能导致问题的低电平抖动。频谱分析仪是一种常用的仪器，可以用来检测时钟上的噪声。在频谱分析仪上，时钟应该只看起来像一个基谐波和奇谐波。其他都是噪音/抖动。如果时钟可以在一个灵活的频率，再一次，运行它在尽可能高的频率。原因是虽然时钟上的皮秒抖动通常与时钟的频率无关，但用频谱分析仪测量的时钟上显示的边带将在具有相同皮秒抖动量的更高频率时钟上更高，这使得它们更容易看到。

在非数字信号位串扰引起的adc中发现抖动问题的一个非常有用的技术是将输入频率设置为相同速率的谐波，这将使信号混叠为直流。如果时钟有抖动，噪声将保持不变。

为了绕过或解决这些问题，设计师需要对时钟信号采取与信号类似的预防措施;将其与其他数字逻辑或其他任何可能包含其他频率内容的东西分开。不要在有任何活动的FPGA上运行时钟。如果在设计限制范围内，将所有时钟电路保持在单独的电源上，或者至少是非常滤波和/或稳压的电源。有时将时钟电路放在自己的接地面上是合适的(然而，要有效地设计使用多个接地面，必须了解返回电流及其影响)。使用差分时钟会有很大帮助。

结论

信号上位的数字串扰会产生抖动，从而产生谐波失真或其他噪声影响，这些影响很难与谐波失真或噪声影响区分开来。然而，认识到这些影响，它们如何表现自己，以及它们在不同条件下如何变化，可以帮助设计人员制定快速有效的调试策略，以确定数据转换器时钟上的串扰是否是设计人员问题的原因。