在电源电压超过±5V的R-2R DAC设计中，在DAC的主载转换期间可能发生大电压故障(高达1.5V)。这些小故障可以通过输出缓冲放大器传播并出现在输出端。控制顶部(V(REF+))和底部(V(REF-))单极双掷开关(S(0)到S(N))的电平移位器的回转导致故障(图1)。如果“反向”R-2R阶梯的每个开关瞬间打开和/或关闭，DAC输出(或输出缓冲放大器的输入)的故障幅度将很小。然而，开关不会瞬间切换;事实上，为了避免两个参考缓冲器输出之间的撬棍电流，开关采用先断开后闭合连接。相关的时间延迟会在DAC代码转换期间产生非常大的故障，从而降低动态性能规范“故障脉冲能量”。

图1所示。简化的DAC电路。

减少故障能量的一种方法是在DAC输出和地之间连接一个大电容。R(DAC)和C的低通滤波器组合降低了故障的幅度。然而，为了显著减少故障，电容值必须很大。因此，这种方法大大增加了DAC的稳定时间。

另一种去毛技术是在DAC输出后使用外部磁道/保持(T/H)放大器。这种方法的一个优点是可以完全消除DAC输出的故障(原则上)。然而，需要外部单镜头和脱故障定时控制逻辑(除了T/H放大器)。因此，DAC、脱故障时序控制电路和T/H放大器之间的接口可能相当麻烦。

将T/H放大器集成在与DAC相同的芯片上，消除了繁琐的接口(图2)。脱glitch T/H放大器紧接缓冲DAC输出。利用这种技术，开发了一种智能脱毛刺电路，在不增加沉淀时间的情况下显著降低了数字到毛刺的脉冲能量。

图2。集成的温湿度脱故障架构。

智能DAC脱故障电路

由于故障发生在DAC更新之后，并在最初的几微秒内消失，如果DAC输出和输出缓冲放大器输入在更新DAC时解耦并保持解耦，直到故障消失，则故障将不会通过输出缓冲放大器。如图2所示，该解决方案使用T/H概念来消除故障。在更新DAC之前，交换机SW1关闭。采样电容对之前DAC代码的直流电平进行采样。在数字代码转换期间，当DAC正在更新时，开关打开，电容器(C(H))保持前一个DAC代码的DC电平。当故障发生时，放大器输出维持在这个直流电平。故障消失后，开关再次关闭。与前一节讨论的低通滤波器技术不同，T/H电容器的值可以小得多，因为该电容器用于保持先前DAC代码的直流电平，而不是减少故障的幅度。由于电荷共享和注入，当温湿度开关打开或关闭时，仍然会发生小故障，但相关的故障幅度要小得多。

实现技术

虽然将DAC输出放大器与T/H组合在一起看起来很直观，但在实际实现过程中，这提出了一些设计挑战。例如，在某些应用中，需要较大的DAC输出摆幅。因此，采样开关(SW1)必须在高压电位下工作。这一要求将T/H实现限制在少数具有所需高击穿电压MOS开关的工艺中。另一个挑战是输出放大器双极输入对的基极电流可能导致开关(SW1)两端的失调电压(I(base) × R(SW))。最后，电荷注入和时钟馈通是需要考虑的额外温湿度电路规格。

一种改进的脱故障电路

在DAC输出后面有一个单位增益缓冲放大器，采样开关必须具有高击穿电压。但是，如果放大器的增益大于1 (n >1)，所需的开关击穿电压将降低n倍。这有助于放松与DAC和开关相关的工艺要求。图3显示了该电路的结构。

图3。改进的脱毛电路。

将V(SW)指定为控制采样开关的开关电压，过程击穿电压(V(breakdown))限制V(SW)的最大值。通过设置n>V(out (MIN/MAX))/V(BREAKDOWN)，减轻了高压问题。

消除非零基极电流引起的偏移

为了消除采样开关的基极电流，可以使用差分电荷抵消，如图所示图4．

图4。微分电荷抵消。

SW(2)等于SW(1)，两者的阻抗相同。等效电阻等于R，等效电容等于C(H)。

这种架构提高了电路的性能;然而，仍有一些问题需要解决。首先，当SW(1)和SW(2)同时打开时，输出放大器没有反馈路径;放大器开环工作。其次，放大器反相输入端的保持电容会引起额外的相移，从而降低运放的相裕度(PM)。

去故障电路的极零结构

通过对放大器反馈网络的轻微改变，电路可以解决相移问题。如图所示图5，开关SW1和SW2两侧等效阻抗匹配。该电路有效地在放大器反馈网络的极点位置增加了一个零，以补偿图4中增加的相移和减少的相裕度。

图5。完整的体系结构。

在这种配置下，没有从V(OUT)到V(INN-)的相移。当SW(2)打开时，C(1)和C(2)保持负反馈。对于极零抵消，等效反馈网络如图所示图6．

图6。反馈网络等效电路。

数学上，该电路的优点，即极零抵消，推导如下:

测试结果

这种用于电压DAC技术的智能脱差错电路目前用于MAX5839，这是一种13位，八进制，高压DAC。测试测量表明，数字到故障的能量比市场上其他设备的能量小10倍。下图显示了测试结果。

图7。大进位转换时的故障幅度。

结论

使用T/H放大器技术的去差错电路，我们实现了非常小的差错(通常为10mV至20mV)在DAC输出在主载波转换期间。通过在RC反馈网络中实现极零抵消，消除了由保持电容引起的额外相移，保持了输出放大器的稳定性。当采样开关打开时，仍然通过电容C(1)和C(2)进行负反馈。此外，基极电流抵消消除了由于R(SW) × I(基极)引起的电压偏移。最后，通过正确选择输出放大器的增益“n”，我们可以利用工艺约束(否则可能使设计复杂化)来实现我们的优势。