如何将DS21x5y系列sct连接到德州仪器TSM320C54x系列dsp

来源：analog 发布时间：2023-11-13

摘要： 本应用说明展示了如何利用缓冲串行端口将DS21x5y系列单片收发器(sct)连接到德州仪器TSM320C54x系列数字信号处理器(dsp)。将讨论连续模式和突发模式。

TMS320C54x系列器件是德州仪器提供的定点数字信号处理器(DSP)。这个系列被称为54x，实现了几种类型的串行端口操作。缓冲串行端口，通常称为BSP，由于这些端口支持使用帧同步频闪，因此可以通过T1或E1数据结构提供全双工通信能力。BSP允许传输8位、10位、12位或16位数据包。在连续模式下，当数据发送(或接收)启动时，会产生帧同步脉冲。在接收或传输数据包期间，对该输入施加任何进一步的脉冲将导致接收或发送中止条件，并且一个数据包将丢失。在burst模式下，每个数据包都会产生一个帧同步脉冲。为了确保T1或E1数据流的每个时隙在54x和DS21x5y单芯片收发器(SCT)之间正确传输，本应用说明概述了如何将这两个IC互连以在连续和突发模式下运行。

TMS320C54x BSP连续模式操作

通过在SPC (Serial Port Control)寄存器中设置FSM = 0来选择54x的连续操作模式。这里概述了自动缓冲单元(ABU)的使用，因为这将允许在缓冲区满/缓冲区空中断之间至少125µs到CPU。发送或接收路径的最小缓冲区大小将是48字节，因为每个T1帧有24个8位时隙(E1有32个)。请参阅TMS320C54x参考集第1卷:CPU和外设的9.1串口介绍，以获得完整的初始化和BSP和ABU操作的描述。

图1所示连续模式传输时序(外部帧)

注意，在图1中，传输同步脉冲发生在DS21x5y插入帧位的位置。由于DS21x5y将在内部生成帧位，而'54x不使用发生帧同步脉冲的位位置，因此这允许在此信号上这两个设备之间的无胶合接口。

图2 连续模式接收定时(外部帧)

注意，在图2中，接收同步脉冲发生在接收流中DS21x5y定位帧位的位置。由于54x将此视为正在进行中的接收条件下的FSR脉冲接收，因此当前接收缓冲区负载将被中止，并重新开始下一个接收位。这是可以接受的，因为FSR不会发生在有效的位条件(发生在帧位或F(位)位置期间)。tms320c54x将在F(位)之后的第一个时隙位开始计时进入RSR。这允许这两个设备之间在这个信号上无绑定接口。

TMS320C54x BSP连续模式和DS21x5y信号描述

下表描述了TMS320C54x BSP在连续模式下工作时如何连接到DS21x5y。给出了每个信号的简短描述。（请注意: TMS320C54x器件的所有描述均取自标题为TMS320C54x,TMS320LC54x, TMS320VC54x定点数字信号处理器的数据表。)

表1
TMS320C54x BSP信号	DS21x5y信号
BCLKR(缓冲接收时钟)．只输入。外部时钟信号，用于从缓冲数据接收(BDR)引脚到缓冲串行端口接收移位寄存器(RSRs)的时钟数据。	RCLK(接收时钟)．只输出。1.544MHz (DS21x52)或2.048 MHz (DS21x54)时钟，用于通过接收端帧器对数据进行时钟。（请注意为了确保这个时钟从刘的接收数据路径中恢复，RCLKO引脚应该绑定到RCLKI引脚。
缓冲数据接收(BDR)．只输入。缓冲串行接收数据，时钟直接进入串行端口接收移位寄存器(RSRs)。	RSER(接收串行数据)．只输出。收到NRZ数据。当接收端弹性存储被禁用时，更新RCLK的上升边。启用弹性存储时，更新RSYSCLK上升沿。
缓冲帧同步接收．只输入。接收输入的帧同步脉冲。BFSR脉冲的下降沿启动数据接收过程，开始数据进入RSR的时钟。	RSYNC(接收同步)．为输出配置。当整个T1 (DS21x52)或整个E1 (DS21x54)帧开始时，输出一个RCLK宽的提取脉冲。
BCLKX(缓冲发送时钟)．配置为输入1。时钟信号的时钟数据从串行端口传输移位寄存器(XSR)到缓冲数据传输(BDX)引脚。BCLKX通过清除串口控制寄存器(SPCR)中的MCM位配置为输入。	TCLK(传输时钟)．只输入¹。1.544 MHz (DS21x52)或2.048 MHz (DS21x54)时钟，用于通过发送端帧器对数据进行时钟。（请注意:为了确保这个时钟从LIU的接收数据路径中恢复，LIUC引脚应该绑高。)
缓冲数据传输．为输出配置。缓冲的串口传输输出。串行数据通过该引脚从串行端口传输移位寄存器(XSR)传输。EMU1/OFF信号应设置为1，从而防止BDX引脚在不传输时进入高阻抗状态。	TSER(传送串行数据)．只输入。传输NRZ串行数据。当传输侧弹性存储被禁用时，在TCLK的下降沿上采样。当启用发送端弹性存储时，在TSYSCLK的下降沿上采样。
缓冲帧同步传输(BFSX)．配置为输入²。发送输出的帧同步脉冲。下降沿启动数据传输过程，开始XSR的时钟。复位后，BFSX引脚的默认操作条件是输入。	TSYNC(传输同步)。配置为输出²。在该引脚上的单个TCLK宽脉冲将在发送端建立帧边界。

¹tms320c54x系列上BCLKX信号的时序选项仅限于直接从BCLKX引脚(SPC寄存器中的MCM = 0)获取时钟，或从片上时钟源生成的时钟。

²正常情况下，连接在DS21x5y上的器件将提供TSYNC信号。但是在这种情况下，TMS320C54x系列将在连续模式下工作，因此不会输出与T1或E1帧边界兼容的帧同步信号。因此，DS21x5y应该是这个信号的来源。

TMS320C54x BSP突发模式操作使用T1帧

54x的突发操作模式是通过在SPC寄存器中设置FSM = 1来选择的。与连续操作模式一样，自动缓冲单元(ABU)的使用允许CPU在Buffer- full /Buffer Empty中断之间至少有125µs。发送或接收路径的最小缓冲区大小将是48字节，因为每个T1帧有24个8位时隙(E1有32个)。请参阅TMS320C54x参考集第1卷:CPU和外设的9.1串口介绍，以获得完整的初始化和BSP和ABU操作的描述。

图3 突发模式传输时序(外部帧)

注意，在图3中，发送同步脉冲BFSX发生在DS21x52transmit数据流的每个时隙的LSB。这个信号所需的要求与DS21x5y的TCHCLK信号非常相似，除了第24个时隙。这个异常将导致一些外部逻辑需求被实现(见下文)。

图4 突发模式接收时序(外部帧)

注意，在图4中，接收同步脉冲BFSR发生在DS21x52transmit数据流的每个时隙的LSB。这个信号所需的要求与ds21x5y的RCHCLK信号非常相似，除了第24个时隙。与发送端一样，此异常将导致实现一些外部逻辑需求，以确保正常操作。

使用T1帧的突发模式的外部逻辑要求

使用TMS320C54x BSP与DS21x52不是没有胶水的，特别是如果用户以T1帧速率从sct中时钟数据。这是由于在前一个T1帧的第24个时隙和当前T1帧的第一个时隙之间插入了帧位。如果TCHCLK或RCHCLK信号直接接入BFSX或BFSR信号，那么当前帧的第一个T1帧将包含错误。具体来说，第一个时隙的LSB将是分帧位，而MSB将是该时隙的B7。

图5概述了DS21x52上以T1数据速率输出数据时可用的时序频闪。这些信号将用于生成图6所示的适当定时信号。图6概述了使用t1时序确保TMS320C54x与DS21x52正常工作所需的适当突发模式时序需求，以及实现适当时序需求所需的外部逻辑。

图5 时序频闪可用于DS21x52-T1时序

图6 为TMS320C54x-T1时钟的正确突发模式操作生成BFSR1

使用2.048MHz系统时钟的TMS320C54x BSP突发模式操作

另一个在突发模式下使用较少外部逻辑接口的选择是从TMS320C54x到DS21x5y，将使用2.048MHz时钟进入SCT的TSYSCLK和RSYSCLK输入，并启用elasticstores。然后SCT将在T1线速率和2.048MHz系统时钟之间进行速率转换。这是在SCT内部完成的，方法是将时隙0、4、8、12、16、20、24和28强制给接收端的所有时隙，或者忽略发送路径上的这些时隙。f位将被删除(除非选择在时隙0的LSB中通过)。

在弹性存储的系统时钟被其网络时钟锁定的情况下，可以使用弹性存储的最小延迟模式。然后将RSYNC配置为输出，然后连接到TSSYNC。由于发送和接收路径都是锁频的，因此RSYSCLK和TSYSCLK可以连接在一起。

此外，在2.048MHz系统时钟下，DS21x5y的TCHCLK信号将直接连接到TMS320C54x的bfsx信号。同样，DS21x5y的RCHCLK信号将直接连接到TMS320C54x的bfsr信号。在初始化期间，将这些信号同步到theRSYNC和TSSYNC信号需要非常少的外部逻辑。

图7显示了当弹性存储启用并配置为最小延迟模式并使用2.048MHz系统时钟时，如何连接TMS320C54x和DS21x5y的框图。

图7 2.048MHz系统时钟锁定到网络时钟的TMS320C54x和DS21x5y框图

Autobuffering Unit (ABU) T1/E1操作当它的发送和接收缓冲区被填充一半或完全填充时，ABU将实现CPU中断。通过检查BSP控制扩展寄存器(BSPCE)中的RH位或XH位，CPU可以对正在操作的缓冲区的另一半中的数据进行操作。循环寻址机制将自动更新缓冲区指针，以确保一旦到达缓冲区的末尾，下一次接收将发生在缓冲区的开始。

考虑这样一种情况，BSP的输入是T1数据流。循环寻址机制的初始化将从BKX/R和所需缓冲区的确切大小开始(每个缓冲区在这种情况下是两个T1帧，或48字节)。初始化的完成将以专用于此操作的2k字块内的两个48字节缓冲区的基址值以及缓冲区内的初始起始地址(通常为00H)结束。长将进入ARX/R寄存器。在启动ABU时，当其中一个缓冲区是半满(或空)时将发生中断。在这一点上，CPU应该看到哪个缓冲区引起了中断，然后看看中断是由半满(空)或满(空)缓冲区引起的。然后，CPU将在与当前由ABU提供服务的缓冲区相反的缓冲区中为数据提供服务。这允许CPU在之前的T1帧的数据上工作。图8概述了使用T1数据流时的整个过程。

当连接到E1数据流时，缓冲区大小现在将是64字节，因为E1帧由32个时隙组成，每个时隙包含一个字节的数据。