8051架构允许通过使用端口0和端口2作为外部存储器接口来访问外部程序和数据。8051架构在端口0上复用数据和地址的LSB，需要74373锁存器进行解复用。这意味着端口0将直接连接到至少两个设备。如果使用外部数据SRAM或内存映射外设，则可以在总线上放置更多的设备。

因为端口0必须在地址和数据之间快速切换，它需要强大的电流驱动特性。不幸的是，快速切换端口0所有引脚的高瞬时电流要求会对ALE信号产生噪声。在某些情况下，这种噪声会导致外部硬件锁存一个不正确的地址，从而干扰程序和数据访问。这是一种相对罕见的情况，大多数设计师不会遇到它。这个问题的严重程度与系统和软件相关的几个问题直接相关。不通过端口0和端口2访问外部内存的设备不会遇到此问题。

本应用笔记将讨论系统设计者如何减少端口0切换对设备操作的影响。它适用于任何通过端口0和端口2访问外部存储器的无rom 8051微控制器，包括DS80C310和DS80C320。它也适用于任何具有内部程序存储器访问外部存储器的微控制器。

ALE噪声的产生

在某些系统条件下，当使用多路地址/数据总线时，ALE上产生的噪声可能导致错误的LSB地址被锁存。如图1所示，噪声是在MOVX写入期间，处理器停止驱动内存地址并开始驱动数据时，端口0的高速切换产生的。在适当的条件下，噪声脉冲可以上升到TTL、LS、FS和HCT逻辑的V(IH)输入阈值以上。在这种情况下，74373锁存可能会被错误触发，锁存错误的地址，干扰MOVX写的LSB地址。

图2显示了如何产生噪声脉冲的系统图。当处理器驱动具有高地址(见图1中的“a”)的端口0引脚，然后是数据的低地址(见图1中的“D”)时，产生噪声脉冲。器件必须在每个引脚(I(B))上吸收相对较大的电流，以使线路从高状态变为低状态。很明显，从高电平到低电平变化的引脚越多，噪声越大。最坏的情况是在LSB地址为FF(十六进制)和数据字节为00(十六进制)的MOVX写指令期间。因为所有8个端口引脚同时切换，最大电流将被吸入微控制器。处理器内部和系统中的电感和电阻的组合导致处理器内部地高于系统地。这反过来又引起了在ALE上看到的噪声。MOVX读取的情况不涉及处理器的电流下沉，也不应在ALE信号上引起明显的噪声。与噪音大小有直接关系的系统要素有:

1. 端口0总线电容。

2. 系统接地电感(L2)和电阻(R2)。

3. 系统供电电压(V(CC))。

降噪

有几种技术可以用来最小化端口0切换对ALE噪声的影响。减小母线电容减少了放电所需的能量，从而降低了噪声脉冲中的峰值电流和峰值电压。减少外部接地电阻和电感也可以通过降低电阻和电感电压降来降低噪声水平。

电源电压也与噪声脉冲的电压电平成正比。将V(CC)保持在推荐规格内将限制噪声电压水平。

如图3所示，在端口0串联添加低阻抗电阻，通过限制进入微控制器的峰值电流来降低噪声水平。当处理器写入外部存储器时，必须小心验证这些电阻不会对转换速率或存储器的最终输入电压水平产生不利影响。通常可以在不影响写周期时间的情况下使用50欧姆到150欧姆范围内的值。串联电阻的实际值应在终端系统中进行验证。

在ALE信号线上使用电容也将显著降低噪声脉冲。同样，必须在系统中验证值，注意不要将ALE信号的转换速率降低到内存访问不再有效的程度。通常在10到30pF之间的电容足以降低噪声水平而不影响系统的正常运行。

输入阈值

消除地址锁存相关噪声的最简单和最可靠的方法是选择具有高输入阈值的逻辑族。标准TTL、LS、FS和HCT逻辑部件的V(IH)阈值约为2.0伏。另一方面，HC(高速CMOS)或AC(高级CMOS)逻辑在5伏电源电压下具有约3.5伏的V(IH)。高阈值水平的HC或AC CMOS逻辑增加噪声抗扰度约1.5伏。这通常是防止ALE不希望的锁存所需要的全部。

使用CMOS逻辑的一个缺点是它比其他逻辑家族慢。通过CMOS逻辑的传播延迟通常在HC的18 ns和AC的10 ns范围内，相比之下，当使用5伏电源时，FS逻辑的传播延迟为2到4 ns。对于较慢的微控制器，如DS5000、DS5001和DS5002，由于时钟速率较慢，传播延迟通常不是问题。更快的微控制器，如高速微控制器应该仔细考虑慢逻辑的时序效应。在任何情况下，应该在最终应用程序中进行测试，以使用较慢的CMOS逻辑验证效果。