AD9873混合信号前端(MxFE)宽带数字机顶盒

来源：analog 发布时间：2023-11-07

摘要： 关于数字机顶盒架构师面临的一些挑战的讨论。

电视电缆的广泛部署导致了在提供更好的质量和更多种类的电视节目和有线调制解调器功能方面的广泛研究。这一努力促成了数位机顶盒的发展，包括Scientific Atlanta和Motorola(通用仪器)。数字机顶盒接收电视节目并使用正交调幅(QAM)与前端电台交换信息，而不是残留边带调制(VSB)频道。以数字比特传输信息不仅更健壮，而且更有效地利用了可用带宽。图1显示了连接到前端和住宅(或办公室)内各种设备的数字机顶盒。

一些服务可以以这种方式统一，包括互联网接入、有线电视甚至电话服务。高数据速率允许流式传输MPEG电影以及高质量的电话(语音包)服务。

如图2所示，数字机顶盒由几个主要子系统组成，用于实现以下功能:电视调谐器、基带收发器、信道3/4调制器(用于与电视机兼容)、MPEG和NTSC解码器和编码器、电缆调制解调器的物理层(PHY)和媒体访问控制(MAC)。由于互联网接入意味着一个上游通道，因此包括一个电缆驱动器;它可以使用AD832x系列的成员来实现。盒子还可以包括带外(OOB)控制通道和电话线接口。

所有这些模块的多样性和复杂性给设计人员在组件和电路板层面带来了巨大的挑战。大量的数字处理需求，加上高清数字电视的高质量接收需求，给数字机顶盒架构师带来了诸多挑战。此外，与电视的兼容性要求从墙壁电视电缆插座到电视机的干净信号处理。因此，为集成功能选择合适的分区成为以低成本结合高质量电视接收和高数据速率的电缆调制解调器的关键要求。

混合信号前端是机顶盒的核心，可以使用AD9873实现(图2)。

混合信号的前端

机顶盒混合信号前端的定义必须考虑到发送和接收数据路径所需的功能数量。低成本是至关重要的，因此选择合适的技术是设计成功的关键。除此之外，对于IC供应商和OEM来说，上市时间同样重要。包含重要数字和内容的asic通常很难安排，因为需要时间来处理固有的设计挑战，并且经常需要客户反馈。AD9873器件的设计人员充分利用了他们在机顶盒技术方面的经验，以及他们在高性能拓扑模块核心设计方面的丰富经验，这些设计将需要在单个芯片上集成基本的高性能和混合信号功能。

图3是用于机顶盒和电缆调制解调器的AD9873前端转换器的框图。接收数据路径包含几个数字转换器(adc)，以适应前面描述的各种机顶盒功能。一对8位ADC用于转换来自解调OOB信道的正交输入。由于OOB数据在窄带信道(<1 MHz)中使用低复杂度调制(QPSK)，因此在小于16 MHz的采样频率下，它们的设计性能较好，优于7有效位数(ENOB)。由于10位ADC在数字化电缆调制解调器数据中的主要作用，因此需要更严格的规范。这种类型的数据使用高阶QAM调制广播，这需要更高的信噪比。因此，当以33 MSPS采样高达10 MHz的输入信号时，转换器需要表现出优于9 ENOB的性能。第四个ADC是一个12位转换器，采样频率为33mhz，提供高于10.5 ENOB的输入，最高可达奈奎斯特速率，可将高清电视信号数字化。对于单端视频信号复用到相同的输入，提供了一个可编程的黑电平箝位。所有这些转换器的输出都是多路复用的，以减少封装引脚的数量。

传输数据路径包含一个解复用接口，接收I/Q基带数据，通常采样频率约为13 MHz(最高16 MHz)。由于插值是降低DAC输出滤波器要求的强大工具(在AD9772和AD9856中成功使用)，因此使用了三个插值滤波器。插值因子可编程为12或16，使数据速率高达230 MHz。整个插补器的频率响应由两个半带滤波器和一个级联积分器梳状滤波器(CIC)决定。在插值器之后，使用直接数字合成(DDS)实现正交调制器以产生正弦和余弦波形。在输入DAC之前，信号可以补偿由D/A转换过程产生的sin(x)/x滚降。这个操作是可选的，因为滚降只在合成载波频率范围的末端变得明显。DDS可以产生低杂散含量的复合载波，频率高达大约三分之一的采样率，即高达70 MHz。

adc的时钟直接来自一个低频晶体;其频率由板载可编程锁相环(PLL)提高，为DAC提供所需的高速时钟。这种方法在采样adc时减少了不必要的时钟抖动，并消除了片外高频振荡器的问题和费用。可编程锁相环还为机顶盒内的其他模块提供系统时钟。辅助数字西格马 - 得尔塔输出便于自动增益控制或定时恢复功能。许多设备参数可通过3针或4针串行接口编程。

为了与AD832x电缆驱动器家族的成员无缝连接，包括一个单独的3线接口，并设计了几个配置文件寄存器(可以通过串行接口加载)，以加速传输增益数据和载波频率的变化。这可以通过使用专用的外部引脚来实现，这些引脚处理一个特定的配置文件寄存器组。图4显示了如何在完整的数字机顶盒应用中使用AD9873。

图4 智能系统分区有助于解决宽带调制解调器设计中优化价格、性能、尺寸和功耗的挑战。

宽带调制解调器的设计者要求结合小尺寸，高性能水平和低成本。由于盒内热管理的成本和面积影响，他们无法承受在发射或接收路径上消耗瓦特的功率。为了在宽带调制解调器设计中构建满足这些要求的大规模数字集成电路，需要最先进的低压光刻技术。然而，它们不适合高性能和混合信号电路。像AD9873这样的产品为这个问题提供了一个解决方案，它提供了使用两个小的高度集成芯片的可能性——一个数字专用集成电路和一个混合信号“其他一切”——它适当地将大规模数字集成电路从高性能混合信号组件中分离出来。

图5展示了这种方法如何引领宽带通信应用的趋势，使其远离试图将大规模数字处理与高性能混合信号设备集成在一起的单芯片解决方案。新兴的宽带调制解调器需要更强大的数字处理(>MIPS)和更高性能的混合信号(>动态范围和带宽)设备。这些应用中使用的大规模集成数字器件需要最先进的(精细几何)、低电压CMOS工艺，而混合信号器件则依赖于更高电压的CMOS工艺，这些工艺针对高性能处理混合信号进行了优化。作为宽带MxFE新系列的第一款器件，AD9873将允许设计人员利用“智能分区”。

以下是其工作原理:深亚微米几何工艺并不完全支持高性能D/A和A/D转换器所需的电压水平，并且信号链中的数字噪声耦合将破坏信号保真度。有时候，试图把所有东西都放在一个芯片上，会导致更高的价格和/或更低的性能解决方案。尝试混合高速和宽动态范围的混合信号器件与非常大规模的数字处理是一个很好的例子。它总是需要在数字区域(成本)、功耗或混合信号性能方面做出妥协。AD9873宽带混合信号前端以及随后推出的其他MxFE产品，在不影响性能的前提下，为设计人员提供了高集成度、低成本和低功耗的优势。

AD9873采用这种优化的混合信号技术和“智能”划分，为各种调制格式(fsk、QPSK、16/32/64/256 QAM、OFDM、扩频等)提供出色的动态性能。数字ASIC，包括调制编码，可以实现在最具成本效益和最好的几何可能。通过这种经济有效的方法，系统设计人员可以在他们自己的数字ASIC中保持更多的“增值”，充分利用他们的系统专业知识、专有算法和知识产权。AD9873的混合信号分区解决了将混合信号电路集成到VLSI数字asic中的成本和性能权衡问题。