设计师们正在研究第三代蜂窝基础设施设备。这种新设备将为服务提供商提供更高的用户容量(转化为更多的收入)，但更重要的是，消费者可以获得高速数据服务，包括无线互联网接入和无线视频传输。第三代合作伙伴计划(3GPP)正在制定这一代的标准，目标数据速率为每秒2兆比特。提供灵活系统的能力是设备制造商赢得这个市场的关键。今天的提案谈论的是实现2 MB/s的数据速率，但是明天的10 MB/s数据速率呢?灵活的设计将使所部署的系统能够随着用户的需求和服务提供者的需求而增长。

系统设计的这种灵活性对服务提供商来说具有重要的财务意义，因为它延长了他们在设备上的投资获得回报的时间。随着时间的推移，可编程和可扩展的系统减少了新服务的总资本支出。反过来，设备制造商在灵活和可扩展的系统中降低了总体工程成本，以满足服务提供商未来的需求——以更低的成本不断提高功能的需求。

对于设计工程师来说，灵活性意味着很多东西，包括对新技术的考虑。3G系统的核心是原始信号处理和数字信号处理。与第二代(2G)系统相比，直接中频(IF)采样、直接数字下变频、数字信号处理和可重新配置逻辑等技术和技术，使当今的基站设计选择更加灵活。使用它们，设计工程师可以创建具有灵活性的基础设施设备，以支持服务提供商的需求，并具有随着基础设施需求的增长而可扩展的性能和吞吐量。

在3G系统中有大量的dsp

需要高性能dsp的关键基站区域包括:

• 自适应数字波束形成(BS)天线阵列

• 电源控制(BS)

• 语音处理(BSC:基站控制)

• 基带调制解调器(BTS: Base transceiver station)

在这些功能块中使用的算法是mac密集型的(即，它们使用许多乘法和累加步骤)。3G的mac密集型功能包括FIR、相关和均衡器功能。这些算法执行得越快，基站的质量和性能就越好。

选择DSP以获得所需的计算速度并不是指定最高时钟速度的简单问题。体系结构和指令集对算法的执行速度有很大影响。“MIPS”(每秒数百万条指令)也不是一个有效的衡量标准，因为每个制造商计算指令的方式不同。一个非常有用的推荐度量，与算法执行更密切相关，是峰值每秒百万次累积(MMACS)。这个计算是时钟速度和DSP每个时钟周期能够执行的mac数量的乘积。

另一个需要考虑的方面是所采用的DSP架构的类别。最近引入的两个需要考虑的新类是:超长指令字(VLIW)和静态超标量。

VLIW试图通过降低硬件复杂性来降低成本和提高执行速度。VLIW中的排序机制依赖于一种指令格式，其中芯片中的每个单个执行单元都在程序员或编译器的直接控制下。不幸的是，VLIW很少或根本没有硬件支持来维护数据依赖性的完整性或避免与实时处理相关的调度风险。在VLIW中，特定实现中的所有操作延迟都完全暴露给软件。德州仪器的TMS320C6x系列是VLIW架构的一个例子。

静态超标量体系结构强制执行一致且功能良好的编程模型，并且在运行时之前确定进度。它结合了VLIW中发现的静态调度技术，但它保留了许多超标量和RISC属性，支持实时系统。因此，代码可以直接用汇编编写，而不需要复杂的时间预测。来自Devices的TigerSHARC DSP是静态超标量架构的一个例子。

具有自适应数字波束形成的天线阵列

数字波束形成算法是针对噪声环境下的目标源定位而设计的。他们快速比较几个空间部署天线的响应;计算的结果是一个被认为来自目标方向的信号。基本上，他们计算一个相关函数来比较信号，并给出期望信号和接收信号的接近程度。由于该算法涉及的因素很多，而且动态范围很广，因此浮点乘加运算几乎完全用于最小化舍入误差。

目标是移动的，并且可以以显著的速度移动，这增加了计算的复杂性。自适应波束形成利用附加信息对移动目标进行持续跟踪。在3G系统中的波束形成可以与Rake接收器集成，在那里信号操作以对抗干扰和多径效应。对于这些算法，TigerSHARC的快速浮点计算性能使其非常适合。

功率控制

在针对3G提出的码分多址(CDMA)系统中，基站发起的远程单元发射机(上行链路)功率控制对于补偿快速传输、传输功率峰值以及避免近距离问题至关重要。(3)这对于减少小区间干扰是必要的。功率控制需要大量的乘法累加运算，需要高性能的数字信号处理来满足3G系统对延迟时间的要求。

基站还可以实现反馈模式发射分集(FMTD)算法，这是一种功率控制/波束形成应用，它使用具有不同权重的多个天线传输。同样，计算是密集的乘法累积，类似于rake接收器。对于此类应用，ADSP-21065L SHARC是首选的处理器。

声音处理

dsp是蜂窝系统中语音处理的传统选择。电话用户对系统质量的评价直接取决于语音编码器的性能，这对信道密度有很大的影响。目前在2G系统中使用的几种语音编码器必须在3G系统中得到支持。(见表1)。虽然较低的编解码比特率增加了设备容量，但却使语音质量变差。高质量语音处理的关键DSP特性结合了大片上RAM和高处理能力，以支持快速上下文切换和高信道密度。ADSP-21mod980具有8个DSP内核，能够处理600 MMACS(每秒百万mac)，是这部分信号链的理想人选。

表1 蜂窝语音编解码器

基带调制解调器

3G标准预计将成为实现涉及宽带信号传输的应用的关键因素。因此，基带调制解调器(BTS)的设计和实现必须具有混合高带宽应用和低带宽语音和寻呼的能力。在下行链路中，基收发站将并行传输块流打包到物理信道中;在上行链路中，它从基带信号中重建传输块。

图2显示了用于上行链路和下行链路配置的3G基站的典型基带调制解调器部分。在下行链路期间，错误编码方案首先应用于传输块。然后将这些块重新排序，并与其他信道重新组合，然后再发送到ro。对于上行链路，首先使用rake接收器来整理多径效应，并可能合并来自多个天线的数据。然后，在应用前向纠错之前，将块恢复到其原始顺序和通道。

在下一节中，基带调制解调器的划分提供了关于设计人员可能选择在何处使用DSP的见解。必须在性能成本最小化和系统处理未来设计迭代的灵活性最大化之间寻求最佳。

基带调制解调器分区

仔细分区以获得最大的灵活性

在决定如何划分调制解调器时，算法和数据速率的性质成为决定用ASIC处理什么和在DSP中执行什么的关键因素。下一节将详细描述其中的一些算法，并解释其中的权衡。该准则取决于处理特定带宽的N个通道的成本。为了获得最大的灵活性，整个结构可以使用一组dsp来实现。另一方面，固定的规范可能在ASIC中最经济地实现。在评估最合适的方法时，灵活性准则要求工程师考虑设计如何支持:

• 迅速将系统的各个部分升级为更新的技术，

• 扩展系统以提高性能;

• 通过添加新功能实现产品差异化。

耙，信道编码/解码硬件软件的权衡

图2显示了调制解调器不同部分的不同分类。每个块执行不同类型的计算。为了准确地看到DSP比其他替代方案更合适的地方，需要进行概述。

交错、通道分段和速率匹配是I/ o密集型操作，它们将来自多个源的数据组合起来，并重新组织数据，以尽量减少错误的影响。由于参数、数据速率和内存引用的可变性，这些功能非常适合DSP进行操作;它们很难在ASIC中经济有效地实现。

错误编码和校正算法涉及有效位操作，这些操作可以在DSP中实现。纠错算法也代表了调制解调器的一个领域，可以提供设备制造商的差异化。编码标准已经固定，而解码则留给实现者使用自己的知识产权进行设计。拥有强大ASIC能力的公司可能会选择硬连线设计，而其他编程能力强且渴望灵活性的公司则会选择DSP方法。TigerSHARC DSP提供所有的处理能力，使一个高速3G数据通道成为可能。

采用扩频通信的3G系统将利用CDMA春码，以便更好地利用可用带宽。spring和decompression算法是密集的乘法累积，但在极高的数据速率。耙接收器得名于它的示意图类似于花园耙。每个手指都试图将传入的数据与预期的spring代码关联起来。因此，耙接收器需要能够处理K倍的确定带宽，其中K是耙中的手指数量。除此之外，接收机必须在春码设定的频率下工作。

目前的DSP技术并不能经济有效地支持3G系统中传输和压缩所需的带宽。然而，生产系统在几年内不会被制造和安装，因此这种情况完全有可能改变。对dsp升级路径和预期性能的清晰检查可能表明，到部署这些系统时，这些功能确实可以经济有效地处理。

无胶均质和异质多加工

无论使用何种技术来实现基带调制解调器的每个部分，都必须在系统中移动大量数据。在考虑设计时，必须使用支持高带宽通信的组件(或组件组)。TigerSHARC DSP提供多种高速通信选项，包括片上DMA(直接存储器访问)和SDRAM支持，以及专用用户可编程链路端口。在多处理设计中，高速集群总线可用于连接多达8个TigerSHARC dsp，而无需额外的逻辑。

3G基站的设计者将利用dsp来实现未来语音和数据应用所需的高性能和灵活性。所有级别的灵活性将推动对可扩展技术的需求，例如静态超标量架构和系统组件的无胶互连。这些设计原则的有效体现将实现3G的承诺，为未来杀手级应用所需的无线基础设施提供基础。

参考电路

(1)本文中的大部分内容首次出现在1999年10月由Penton Media, Inc.出版的《无线系统设计》(Wireless System Design)及其1999年11月的网络版中。

(2) D. Efstathiou等，“软件定义R - o支持技术的最新发展”，《IEEE通信杂志》，1999年8月。

(3)张建平，第三代移动通信宽带CDMA技术，北京:Artech House, 1998。