在选择A/D转换器时，西格马 - 得尔塔和逐次逼近架构之间的差异有多重要?它们通常是开始为特定应用选择转换器的重要因素。本文描述了A/D转换器(ADC)设计中使用的四种主要电路架构，并概述了它们在各种应用的转换器选择中所起的作用。这些描述还增加了三个示例，说明了与体系结构考虑相关的权衡和问题。

虽然不详细或不详尽，但本文概述的目的是提出在考虑不同体系结构的转换器时应该理解的问题。有关转换器架构的更详细信息的来源可在参考资料中找到，并可通过适当点的直接链接轻松访问。正如人们在这类调查中所预料的那样，这些描述并不全面;并且每个体系结构家族中的变化使得概括不是完全准确的。尽管如此，当系统设计者对被提议的系统需求进行高层次的概述时，这样的概括是很有用的。

转换器架构

目前市场上存在各种各样的adc，具有不同的分辨率、带宽、精度、架构、封装、功率要求和温度范围，以及各种规格，涵盖了广泛的性能需求。事实上，在数据采集、通信、仪器仪表和信号处理接口方面存在着各种各样的应用，它们都有许多不同的要求。

考虑到体系结构，对于某些应用程序，几乎任何体系结构都可以很好地工作;对其他人来说，有一个“最佳选择”。在某些情况下，选择很简单，因为使用一种体系结构比使用另一种体系结构有明显的优势。例如，流水线转换器在需要5 MSPS以上的吞吐量和良好分辨率的应用中最受欢迎。当需要非常高的分辨率(20位或更高)时，Sigma-delta转换器通常是最佳选择。但在某些情况下，这种选择更为微妙。例如，西格马 - 得尔塔 AD7722和连续逼近AD974具有相似的分辨率(16位)和吞吐量性能(200 ksps)。然而，根据应用程序的不同，它们的底层架构的差异使其成为更好的选择。

目前最流行的ADC架构是连续逼近(有时称为SAR，因为连续逼近(移位)寄存器是关键的定义元素)、闪存(同时做出所有决策)、流水线(具有多个闪存级)和电荷平衡类型的sigma-delta (SD)。所有A/D转换器都需要一个或多个步骤，包括输入信号与参考信号的比较。图1定性地显示了flash、流水线和SAR体系结构在使用比较器的数量与执行转换所需的比较周期数量方面的差异。

Flash转换器

从概念上讲，闪存架构(如图2所示)非常简单:一组2 (n) -1比较器用于直接测量n位分辨率的信号。对于4位闪存ADC，输入被送入15个比较器，每个比较器都有偏置以比较输入到离散过渡值。这些值间隔一个最低有效位(LSB=FS/2 (n))。比较器输出同时呈现2(n)-1离散数字输出状态。例如，如果输入刚好高于满量程的1 / 4，则所有偏向于小于满量程的1 / 4的比较器将输出数字“1”，而其他比较器将输出数字“0”。总之，这些输出可以像温度计一样被读取。最后一步是将结果电平解码为二进制形式。

设计注意事项和含义:闪存架构具有非常快的优势，因为转换发生在单个ADC周期内。这种方法的缺点是，它需要大量的比较器，这些比较器是仔细匹配和适当偏置的，以确保结果是线性的。由于(n)位分辨率ADC所需的比较器数量等于2 (n) -1，因此物理积分和输入的限制使最大分辨率保持在相当低的水平。例如，4位ADC需要15个比较器，8位ADC需要255个比较器，16位ADC需要65,535个比较器!

管线式架构

流水线(或流水线闪存)架构有效地克服了闪存架构的局限性。流水线转换器将转换任务分成几个连续的阶段。如图3所示，每个级由采样和保持电路、m位ADC(例如闪存转换器)和m位D/ a转换器(DAC)组成。首先，第一级的采样和保持电路获取信号。然后，m位闪存转换器将采样信号转换为数字数据。转换结果形成数字输出的最高有效位。同样的数字输出被送入一个m位数字转换器，其输出从原始采样信号中减去。然后将剩余信号放大并发送到管道中的下一阶段进行采样和转换，就像在第一阶段一样。为了达到预期的解决方案，这个过程要重复进行尽可能多的阶段。原则上，一个流水线转换器具有p个流水线级，每个级有一个m位闪存转换器，使用p × (2 (m) -1)比较器可以产生分辨率为n = p × m位的高速ADC。例如，具有8位分辨率的2级流水线转换器需要30个比较器，而4级16位ADC只需要60个比较器。然而，在实践中，会产生一些额外的位来提供纠错。

设计注意事项和含义:流水线转换器比包含相同数量比较器的闪存转换器实现更高的分辨率。这样做的代价是将总转换时间从一个循环增加到p个循环。但由于每个阶段采样并保存其输入，p转换可以同时进行。因此，总吞吐量可以等于闪存转换器的吞吐量，即每周期一次转换。不同之处在于，对于流水线转换器，我们现在引入的延迟等于p个周期。流水线架构的另一个限制是转换过程通常需要一个固定周期的时钟。在传统的管道转换器上转换快速变化的非周期性信号可能很困难，因为管道通常以周期性速率运行。

连续的近似

连续逼近体系结构可以被认为是flash体系结构的另一端。而闪存转换器使用许多比较器在一个周期内转换;如图4所示，SAR转换器在概念上使用单个比较器在多个周期内进行转换。SAR转换器的工作原理就像老式的天平。在刻度的一边，我们放置采样的未知量。另一方面，我们放置一个权重(由SAR和DAC生成)，其值为满量程的(1/2)，并比较这两个值。第一个权重表示最高有效位(MSB)。如果未知量较大，则保留1 / 2比例尺的重量;如果未知量较小，则将其移除。这一系列步骤重复n次，使用连续较小的权值以二进制级数(例如，满量程的1/4、1/8、1/16、1/32、…1/2(n))，直到获得所需的分辨率n。每个权值代表一个二进制位，最大的代表最高有效位，最小的代表最低有效位。

设计注意事项和含义:SAR转换器可以使用单个比较器来实现高分辨率ADC。但它需要n个比较周期来实现n位分辨率，相比之下，流水线转换器需要p个周期，闪存转换器需要1个周期。由于逐次逼近转换器使用一个相当简单的架构，只使用一个SAR、比较器和DAC，并且在测试了所有权重之后转换才完成，因此在n个比较周期中只处理一个转换。由于这个原因，SAR转换器在高分辨率应用中更常以较低的速度使用。SAR转换器也非常适合具有非周期性输入的应用，因为转换可以随意启动。这个特性使得SAR架构非常适合转换一系列时间无关的信号。一个单一的SAR转换器和一个输入多路复用器通常比几个西格马 - 得尔塔转换器更便宜。当存在抖动噪声时，SAR和管道转换器可以使用平均来提高转换器的有效分辨率:采样率每增加一倍，有效分辨率提高3db或(1/2)位。

使用SAR或流水线转换器时需要考虑的一个问题是混叠。信号的采样过程会导致混叠，即信号在采样频率附近的频域反射。在大多数应用中，混叠是一种不需要的效果，需要在ADC之前使用低通抗混叠滤波器来去除高频噪声成分，这些噪声成分将混叠到通带中。然而，欠采样可以很好地利用混叠，最常见的是在通信应用中，将高频信号转换为较低频率。只要信号的总带宽满足奈奎斯特准则(小于采样率的一半)，欠采样是有效的，并且转换器在信号所在的较高频率处具有足够的采集和信号采样性能。虽然快速SAR转换器能够过采样，但更快的流水线转换器往往更有效。

法

sigma-delta体系结构采用的方法与上面概述的完全不同。在其最基本的形式中，西格马 - 得尔塔转换器由积分器、比较器和单比特DAC组成，如图5所示。DAC的输出从输入信号中减去。然后将得到的信号进行积分，并且由比较器将积分器输出电压转换为单比特数字输出(1或0)。产生的比特成为DAC的输入，DAC的输出从ADC的输入信号中减去，以此类推。这种闭环过程以非常高的“过采样”率进行。来自ADC的数字数据是由1和0组成的流，信号的值与来自比较器的数字1的密度成正比。然后对该位流数据进行数字滤波和抽取，以产生二进制格式的输出。

设计注意事项和含义:sigma-delta结构最有利的特征之一是噪声整形的能力，通过这种现象，许多低频噪声被有效地推到更高的频率，并超出感兴趣的频带。因此，sigma-delta架构在设计用于精确测量的低带宽高分辨率adc方面非常流行。此外，由于输入以高“过采样”率采样，与本文中描述的其他架构不同，因此大大降低了对外部抗混叠滤波的要求。这种体系结构的一个限制是它的延迟，它比其他类型的延迟要大得多。由于过采样和延迟，西格马 - 得尔塔转换器不常用于多路复用信号应用。为了避免多路复用信号之间的干扰，转换之间的延迟必须至少等于十进制数的总延迟。在复杂的西格马 - 得尔塔 ADC设计中，可以通过使用多个积分器级和/或多位dac来改善这些特性。

应用实例:

下面的三个例子说明了上面描述的一些问题。

例1:多输入，16位分辨率

考虑一个需要16位分辨率的应用程序，4个独立信号的带宽为dc到15khz、15khz、15khz和45khz。在奈奎斯特准则下采样这些信号所需的总吞吐量为(2 × 15 + 2 × 15 + 2 × 15 + 2 × 45) ksps = 180 ksps。乍一看，sar型AD974、西格马 得尔塔 AD7722和流水线/ 西格马 得尔塔 AD9260都具有所需的总吞吐量能力。但是，正如上面所讨论的，当西格马 - 得尔塔转换器必须通过多路复用不断获取新信号时，其固有的延迟限制了它们的有效吞吐量。有效复用吞吐量可以定义为两个或多个独立信号复用时转换器的总吞吐量。表1比较了每个转换器的总吞吐量和有效吞吐量，并指出了在此应用程序中服务所需的该类型转换器的数量:

表1

无论是转换单输入还是多个多路输入，AD974都能实现高达200 ksps的吞吐率。由于该应用需要180 ksps的总吞吐量，因此AD974的性能已经足够。事实上，这正是AD974设计的应用类型:除了SAR转换器和参考，它还包含一个集成的4通道多路复用器。

AD7722和AD9260在多路输入时都面临着西格马 - 得尔塔转换器所面临的挑战。当采样单个信号时，AD7722的吞吐量为195 ksps，但当转换多个信号时，由于过采样和滤波导致的沉淀时间，它下降到仅2.3 ksps。要在此应用中使用AD7723，需要四个转换器(每个通道一个)。

AD9260结合了流水线和西格马 - 得尔塔技术。其2.5 Msps的吞吐率使其成为高吞吐单通道系统的理想选择。但在本应用中，其13.35µs的稳定时间限制了其有效吞吐量为75 ksps。要在此应用中使用AD9260，至少需要3个转换器。请注意，如果AD9260纯粹是一个流水线式闪存转换器，那么假设输入是周期性的，单个转换器将具有所需的吞吐量。

例2:单输入，16位分辨率

现在考虑一个将单个90 khz带宽输入转换为16位分辨率的应用程序。在这种情况下，第一个示例中的所有三个转换器都可以正常工作。在这里，转换器之间的选择将基于其他考虑因素，包括交流和直流性能，系统级考虑(例如，在此应用中sigma-delta转换器的抗混叠性能是否有很大的好处)，延迟和成本。

例3:多输入，14位分辨率

考虑一个应用程序，其中16个输入，每个输入的dc到100 kHz带宽，以至少14位的分辨率进行转换。适合此应用的三种转换器包括sar型AD7865, sigma-delta AD7722和流水线AD9240。在奈奎斯特准则下所需的总吞吐量为2 × 100 kHz × 16 = 3.2 MSPS。表2显示了每个转换器的吞吐量。

表2

在三个转换器中，只有AD9240具有转换所有16个通道所需的吞吐量。AD7865有足够的吞吐量为每个转换器2个输入。要在此应用中使用AD7865，需要8个转换器。AD7722需要用于每个通道转换器的实现;因此需要16个转换器。

总结

虽然不是详尽无遗，但下表总结了flash、流水线、SAR和sigma-delta架构的相对优势，并对它们进行了排序(在广义上)。性能类别中的排名为1表明该体系结构本质上优于该类别中的其他体系结构。*表示该体系结构具有所列的功能或特性。

表3

参考电路

-Digital Conversion Handbook, The Engineering Staff of Devices, IncEnglewood Cliffs, NJ: Prentice Hall, 1986。ISBN 0-13-032848-0。设备:电话(781)461-3392。

实用设计技术，由沃尔特·凯斯特编辑。诺伍德，马萨诸塞州:设备公司，1995年。ISBN 0-916550-16-8。以PDF格式的章节在互联网上免费提供。

高速设计技术，由沃尔特·凯斯特编辑。诺伍德,马。Devices, Inc.， 1996。ISBN 0-916550-17-6。以PDF格式的章节在互联网上免费提供。

线性设计研讨会，由沃尔特·凯斯特编辑。诺伍德，马萨诸塞州:设备公司，1995年。ISBN 0 - 916550 - 15 - x。

致谢

作者感谢Alain Guery和Mike Coln提供了有价值的指导，并提供了所示的数字。