今天的5V和3.3V CMOS总线的局限性正在导致下一代计算机的高速，低压总线的激增。这些新型总线——例如futurebus、RAMBUS和GTL (Gunning Transceiver Logic)——需要低供电轨来减少信号电压波动。其他的，如HSTL和CTT(中心端接收发器)也是中心端接的，因此需要一个既能吸收电流又能输出电流的电源。

HSTL或CTT总线的终端电源必须产生约0.75V的输出，能够将电流输入并下沉到一堆50欧姆终端电阻中。出于两个原因，设计这样的供应可能是件令人头疼的事情。首先，线性稳压器中的发射器-从动器通通元件所需的净空空间使得在如此低的电压下难以吸收电流。其次，0.75V低于在大多数线性和开关模式电源ic中作为反馈参考的带隙电路产生的神奇的1.25V水平。

一个高效的同步降压调节器(图1)避免了这两个问题。低电压下的汇聚能力是通过使用同步开关(Q2)和允许电感电流反转来实现的。IC1包括防止电感电流反转的限流电路(大多数buck稳压ic也是如此)，但它也包括一个逻辑输入(激活低SKIP)，允许您禁用该电路。

在对噪声敏感的无线应用中，拉低有源SKIP高迫使电感电流连续，从而避免与电感电流不连续相关的振铃。在该电路中，将有源低跳闸拉高允许电流从电路输出流回电感并通过同步开关到地。

另一个问题——将输出电平调节到1.25V带隙阈值以下——可以通过将参考电压分解并将其馈送到外部积分器放大器(IC2)来解决。将这个简化的参考值与直接耦合的反馈信号加在一起，可确保出色的瞬态响应，并产生一个集成的反馈信号，直接输入IC的主高速PFM比较器。

通过输出的电流不会像在线性调节器端接电源中那样直接流到地。相反，降压拓扑反向工作并成为升压拓扑，产生净正电流流入5V电源。在大多数系统中，这个多余的电流被许多其他5V负载吸收。