双双四路滤波器芯片和一些外部元件(图1)组成一个多用途滤波器，用于重建D/ a转换器信号。该滤波器连接到转换器的输出端(图2)，有助于在转换器的输入端产生由数字数据样本表示的信号。此外，该滤波器提供抗混叠，(sin)πx) /πx (sinc)补偿，并降低D/A转换器的量化噪声。

在，DC, D/ a转换器的输出很容易预测从它的数据表规格。然而，时变信号产生阶梯输出波形，其重构误差最好在频域中讨论。例如，转换器的输出频谱由频谱(±f(1)，其中f(1)是由数字输入样本表示的频谱)组成，这些频谱以采样率f(S)的整数倍重复(图3)。

滤波器的首要任务是通过排除高于f(S)/2的频谱能量来防止混叠频率。在实践中，f(1) <f (S) / 2。滤波器应以可接受的低误差通过f(1)，同时充分衰减高于f(S)/2的所有频率。

第二个滤波器要求源于正弦衰减的存在，这是由阶梯波形中的矩形脉冲分量的影响引入的(图4)。这些脉冲具有相同的1/f(S)宽度，但根据数字采样幅度不同，幅度不同。每个脉冲的频谱是傅里叶变换(f/f(S)的sinc函数)。这些频谱与f(1)频谱相结合，形成转换器输出的总体频率响应。注意sinc表达式在不同f值下的振幅变化:

显然，当f接近奈奎斯特频率f(S)/2时，阶梯近似导致幅度误差增加。为了补偿这种衰减，图1电路采用了反向表达式(πf / f (S)) /罪恶(πf/f(S))的通带幅度响应。

理想情况下，产生的滤波器响应将为f(S)/2提供自补偿，突然下降到零，并保持对f(S)/2以上所有频率的无限衰减。但实际的滤波器不能提供突变或无限衰减。作为一种实用的折衷方案，电路在有限带宽(转换比)上进行转换，然后提供可与D/ a转换器的信噪比SNR相媲美的带外抑制。

理想的D/A转换器的信噪比约为6dB/bit, 12位器件的信噪比约为72dB。量化误差进一步降低了这个数字，对于典型的12位转换器产生约68dB的误差。因此，图1中的合理目标是高于f(S)/2的70dB抑制。

为了防止混叠，阻带边缘必须不大于奈奎斯特频率(f(S)/2)。因此，通带边缘必须小于f(S)/2。为了在图1的8阶电路中实现70dB阻带抑制，所需的过渡比(f(stopband)/f(Passband))为1.5，即将通带边缘设置为f(S)/3。该通带内的上升幅度响应补偿了变换器的正弦衰减。

完美的正弦补偿将在奈奎斯特频率下提供1.65dB的增益，但±1%电阻和滤波器ic内的容差不确定性将实际校正限制在约1dB。然而，该电路确实实现了70dB阻带抑制和1.5的过渡比。图5将图1的响应与理想过滤器的响应进行了比较。

为了保证最大的动态范围，四个双滤波器部分(每个IC中有两个)从输入到输出呈现递增的Q，每个部分的极零对也呈现递增的频率，从而最大限度地减少了分量值的扩散。以下极和零值产生1 rad/sec滤波器通带:

注意每个输出运放上的反馈电容C1-C4。这些电容有两个用途;它们提高了传输零点的质量，并形成了1极低通滤波器，有助于平滑滤波器的开关电容动作引入的离散级步骤。1极滤波器对通带形状的影响很小，因为它们的高角频率在1kHz时只引入0.1dB的损耗。

还要注意，图2中应用的时钟频率(192kHz)允许使用方便的二进制-64分频器来设置转换器采样率和滤波器1kHz角频率f(0)之间的必要3X比率。通过V+和V-连接到滤波器输入F0-F5，每个芯片被编程为f(CLK)/f(0)比率为191.64。