摘要: CCD成像的集成解决方案如何保持传统设计的性能,并在成本、功率和尺寸方面提供大量节省。
电荷耦合器件(CCD)是大多数消费级成像系统的首选图像传感器。CCD的输出信号需要一个独特的、很大程度上的信号处理链。首先,处理是用标准线性元件实现的:运算放大器、A/D和D/A转换器、乘法器和开关。随着时间的推移,半导体设计和技术的进步使得将这些结合在一个更全面集成的CCD信号处理方法中成为可能。今天,所有所需的信号处理步骤——从CCD的输出到A/D转换器的数字输出——都可以用单个集成电路完成。来自Devices的CCD成像应用集成解决方案保留了传统设计的性能,但在成本、功耗和尺寸方面节省了大量成本。
要了解集成信号处理组件所提供的功能,请考虑图1中所示的典型CCD输出波形。CCD的输出级通过感测电容CS将每个像素(图像元件)的电荷转换为电压。在每个像素周期开始时,CS上的电压复位到参考电平,导致复位馈通故障发生。每个像素感测到的光量是通过参考电压和数据电压之间的差来测量的。准确地恢复和数字化CCD信号需要几个操作,包括相关的双采样和直流恢复(箝位),增益,偏移和A/D转换。
相关双采样(CDS)有两个重要的目的:一是计算CCD信号的参考电平和数据电平之间的差值,二是减少CCD信号中的一些噪声成分。从概念上讲,CDS是一个时间差分放大器:它对输入信号进行单独采样,并输出它们之间的差异。图2显示了一个使用两个采样保持放大器(sha)和一个差分放大器的CDS的简单实现,差分放大器是许多可能的拓扑之一。
通过取CCD信号的两个样本并相减,任何与这两个样本相关的噪声源都将被去除。不相关的缓慢变化的噪声源的幅度将会减小。如图1所示,CCD输出级引入的噪声主要由来自电荷传感节点的k T/C噪声和来自输出放大器的1/ f和白噪声组成。复位开关on电阻的k T/C噪声在Sense节点上采样,直到下一个像素。它将出现在参考和数据级别,因此它在一个像素周期内相关,并将被CDS删除。CDS还会衰减来自输出放大器的1/ f噪声,因为CDS的频率响应随着频率的降低而下降。在CDS之前,由电源和温度漂移引入的低频噪声也将被CDS衰减。但是CCD引入的宽带噪声不能通过CDS来降低。
典型的CCD信号具有3到9伏或更高的直流偏置。这种幅度的直流偏置通常与CMOS信号处理ic不兼容,因为大多数扫描仪和高端相机系统使用5v电源作为信号处理器,而摄像机和数码相机使用低至2.7伏的电源。片上交流耦合使用输入“直流恢复”箝位完成必要的直流电平移位,加上外部耦合电容器。
CCD的暗电流导致CCD信号的参考电平和数据电平之间的差异,通常在10到80毫伏之间。如果不进行校正,这个偏置会降低系统的动态范围,特别是在施加增益之后。信号处理校正偏移的平均水平,保留动态范围。随着偏移量的主要部分在域中被去除,数字图像处理电路可以在像素到像素的基础上进行精细的偏移调整,以纠正暗电流的变化。
需要一个可编程增益放大器(PGA)来匹配CCD信号的最大幅值与A/D转换器的满量程电压。用于扫描仪和数码相机应用的不同ccd可以具有从100 mV到3或4伏的峰值跨度。大多数CMOS A/D转换器的满量程电压范围为1至5伏。如果CCD信号仅跨越ADC满量程的25%,则会丢失2位动态范围。PGA将CCD信号放大到适当的幅度,允许使用ADC的全动态范围。
A/D转换器将条件信号转换成数字表示形式,然后由外部专用数字电路进行处理。A/D转换器所需的速度和分辨率取决于应用的像素率和分辨率。最大动态范围为55-60 dB的CCD需要10位ADC,而动态范围为65-70 dB的CCD需要12位ADC。可能需要额外的分辨率,以允许数字图像处理的净空。例如,数字升级6db会使ADC的动态范围减少1位,因为只有一半的A/D转换器的输入电压范围可以使用。
Devices为扫描仪、数码相机和摄像机市场提供多种前端(AFE)集成电路;它们包括上述所有信号处理步骤。工艺技术和电路拓扑结构的进步使得这种集成水平在不牺牲性能的情况下成为可能。不久以前,还需要更昂贵、更耗电的BiCMOS或双极技术。通过将成功的ADC架构与高性能CMOS电路相结合,可以设计出完整的低成本CCD信号处理ic。
零件号 | AD9807 | AD9816 | AD9805 | AD9803 | AD9802 | AD9801 |
频道数 | 3. | 3. | 3. | 1 | 1 | 1 |
分辨率、比特 | 12 | 12 | 10 | 10 | 10 | 10 |
采样率,MHz | 6 | 6 | 6 | 21 | 18 | 18 |
微分非线性,lbs | 0.75马克思 | 1.0马克思 | 0.5马克思 | 0.5 typ | 0.5 typ | 0.5 typ |
无缺失代码 | 保证 | 保证 | 保证 | 保证 | 保证 | 保证 |
输出噪声,均方根(lbs) | 0.3 | 0.5 | 0.1 | 0.85 | 0.85 | 0.85 |
内部电压基准 | 是的 | 是的 | 是的 | 是的 | 是的 | 是的 |
电源电压,V | + 5 | + 5 | + 5 | + 3 | + 3 | + 3 |
价格,美元(1000) | 25美元 | 9.50美元 | 9.50美元 | ** | 5.95美元 | 8.50美元 |
对于扫描仪应用,AD9807和AD9805(见表)于1996年底推出。这些器件具有用于处理彩色线性ccd的三个输入通道,具有输入箝位,CDS,偏移控制,PGA和12位或10位ADC。其他操作模式允许直接连接接触式图像传感器(CIS),这是另一种越来越受欢迎的图像传感器。该系列的最新产品是AD9816(图3)。这款第二代产品的功能与AD9807类似,但封装更小,成本更低。
对于数码相机(DSC)设计,AD9801于1997年初推出。虽然它包含与AD9807系列相同的基本功能,但它是为使用面积CCD阵列而定制的。采用单通道18mhz架构,带有30db可编程增益放大器、黑电平箝位环路和10位ADC。输入范围更小,以适应区域ccd的较低输出电压,可编程增益范围更宽,以便与使用相机的广泛照明条件兼容(扫描仪在更均匀的照明条件下工作)。电池工作需要更低的功率,因此AD9801从单个3伏电源工作。
AD9802于1997年秋季推出,旨在用于DSC和摄像机设计。如图4所示,AD9802具有AD9801的特性,并且还包括一个多路直接输入到10位ADC。在摄像机应用中需要直接ADC输入,以数字化来自磁带或外部VCR的视频信号。现在正在进行采样的AD9803(在撰写本文时)增加了一个用于编程内部寄存器的串行数字接口,并具有更高的采样率。
在成像应用中,两个重要的特性是噪声和非线性。
AFE中的噪声包括来自所有电路的宽带噪声、来自ADC的宽带噪声和来自ADC的量化噪声。独立A/D转换器通常指定信噪比(SNR)或信噪比失真(SINAD),但这些类型的测量在成像应用中并不完全有用。转换器SINAD以正弦波输入进行测试,包括信号失真、积分和微分非线性(INL和DNL)引起的转换器失真、量化噪声和热噪声的影响。在某些情况下,为了减少热噪声的影响,需要对多个数据记录进行平均。
畸变数在成像应用中并不重要,因为CCD信号本质上不是正弦信号,ADC的前端只在波形中相对缓慢移动的部分对CCD信号进行采样。CCD系统设计人员考虑了宽带噪声、量化噪声和DNL误差的影响,而不是使用传统的转换器进行信噪比测量。宽带噪声可以使用“接地-输入直方图”测试来测量,在该测试中,设备的输入是接地的,并对输出数据进行直方图测量。直方图的标准差将给出器件的均方根噪声电平(不包括ADC量化噪声)。低噪声AFE的热噪声水平可以与其板载ADC的均数量化噪声相当或更小。
AFE噪声非常重要,因为它会影响系统的动态范围。动态范围是通过比较可处理的最大信号与系统中可解析的最小信号电平来确定的。来自CCD和AFE(包括信号处理和A/D转换器)的噪声将影响整个系统的噪声水平。CCD随机噪声通常由CCD制造商指定为“底噪声”或“随机噪声”,单位为毫伏或电子均方根;CDS将降低kT/C和1/f噪声贡献。由于每个像素的暗电流变化而产生的固定模式噪声在图像中可能是非常令人反感的,如果不通过校准技术降低噪声,则应包括在噪声计算中。用于缓冲CCD输出信号的放大器也会引入噪声,尽管可以通过放大器的选择和电路技术将其最小化。来自AFE的噪声贡献可以在产品的数据表中找到,或者使用接地输入直方图测试来测量。ADC的分辨率将决定量化噪声水平,这是通过将一个LSB的权重除以根号12来计算的。将给定带宽内的所有噪声源(指向信号链中的同一点)平方根相加,得到:
该方程可用于近似可实现的动态范围,以查看所考虑的AFE是否与CCD匹配良好。如果最大的噪声源是第二大噪声源的三倍,它将占主导地位。了解哪些噪声源占主导地位将有助于选择合适的AFE。
AFE的线性度也会影响系统性能。实际ADC的非线性会在数字化图像中产生伪影。微分非线性(DNL)是非常重要的,因为人类的视觉系统善于检测图像中的边缘或不连续。DNL是ADC编码宽度的变化,较差的DNL会导致相邻亮度水平的渐变或“台阶”不均匀。一个真正的10位系统要求DNL在10位水平上优于1 LSB(最好是0.5 LSB),以避免图像质量下降。在数字处理中,较差的DNL会导致缺失码,从而导致图像伪影。积分非线性(INL)也很重要,但给定的量比相当量的DNL更不易察觉。人类的视觉系统不太擅长区分在整个灰度范围内扩散的逐渐非线性。然而,较大的INL可能会导致特定系统的颜色处理算法出现错误,从而导致图像中出现与颜色相关的伪影。
尽管集成方法不具有允许对每个单独处理阶段进行评估的优势,但AFE可以在特定应用的操作条件下进行彻底评估。用于AD980x系列的评估板简化了这一步的设计。
一体化路线图增加片上集成的范围以减小尺寸和成本正在成为片上系统发展的一种生活方式。既然标准CMOS工艺可以实现良好的性能,那么将成像系统的部分或全部后端数字处理集成到单个芯片上以满足特定应用的需求应该是可行的。事实上,Devices目前正在生产ASIC,以满足一家主要扫描仪制造商对芯片的需求,该芯片成功地将AFE,数字图像处理,SRAM,定时生成,CPU和SCSI/EPP接口集成在单个芯片上。在这种复杂程度上,芯片上的电源和接地管理对于最小化电路中数字噪声的耦合至关重要。由于需要很大的驱动电流,在芯片上包含SCSI接口的问题的解决方案一直是一个特别具有挑战性的练习。
社群二维码
关注“华强商城“微信公众号
Copyright 2010-2023 hqbuy.com,Inc.All right reserved. 服务热线:400-830-6691 粤ICP备05106676号 经营许可证:粤B2-20210308