2.5 mhz AD9260 (>1 mhz输入)
1.2 mhz AD7723 (<460-kHz输入)

Devices推出了两款新的CMOS高速16位过采样A/D转换器，用于处理具有宽动态范围的宽带信号，适用于低功耗，小占地面积和低成本单片解决方案必不可少的应用。

AD9260在8X过采样模式下使用20 msps时钟(图1)，可以以2.5 mhz字率输出16位信号，提供1.01 mhz信号通带，0.004 db纹波和100 db SFDR(无杂散动态范围)。AD7723具有19.2 mhz时钟，并使用16X过采样，可以在1.2 mhz输出字率下为460 khz输入提供16位性能。在要求较低的应用中，为了节省电池容量，AD9260的功率要求可以从585兆瓦降低到150兆瓦;AD7723的500mw功率可以减半。AD7723还具有200µW待机模式。该表提供了一些额外的比较点。

两个设备都有内部引用;AD7723提供2.5 V电压，AD9260的参考电压有1.0和2.5 V两种模式。它们采用44引脚QFP封装，AD9260采用MQFP封装，AD7723采用PQFP封装。两者均可在+ 5v和数字电源下工作，但AD9260的数字电源指定为+ 3v工作，以节省电力和降低噪音。评估板可用于每种类型。

典型的应用在宽带和高采样率下的16位性能在通信设备中特别有用。一个关键的例子是全双工通信调制解调器中的回波消除，其中同时发送和接收信号共享同一信道(图2)。在这种设备中，强发射信号(及其回波)和弱接收信号可能在时间或频率上非常接近。为了使用DSP技术对它们进行分类，必须首先将信号转换为数字信号，而不会在噪声中损失小分量，并且不会因扭曲大分量而产生杂散分量(杂散)。这需要一种宽动态范围的器件，具有高SFDR，低失真(谐波和互调)和低量化噪声。

AD9260已经成功地用于有线和无线通信应用，如宽带蜂窝基站、回波消除ADSL调制解调器、单对HDSL调制解调器、导航系统和宽带CDMA基站。这两种器件的高速度、动态范围、低功耗、高水平集成度和低价格使它们在声纳、雷达、仪器、测试设备以及其他信号捕获和分析应用中非常有用。当其吞吐量合适时，AD7723的低成本和特殊性能在带通应用中非常有用，其中需要待机条件，需要选择串行或并行操作，和/或过采样比为16或更高。

体系结构方面的考虑

Sigma-delta A/D转换器传统上为工业、音频和低频通信应用提供低成本的高分辨率，但分辨率和速度之间的权衡通常限制带宽低于200 kHz。二阶单比特调制器可以满足工业市场的高分辨率要求，但代价是过大的过采样比(OSR)和固有的不适合高输出数据率(ODR)应用。

增加的带宽通常是用单环调制器通过增加环路中的积分顺序来实现的。例如，使用7阶调制器的AD7722在195 khz输出数据速率下具有90 db的信噪比，而时钟频率为12.5 MHz。通过提高这种转换器的ODR率来提高带宽将是困难的，因为它将需要更昂贵的制造工艺和功耗高的集成放大器，能够满足所需的精度。因此，实际考虑限制了单回路单比特架构的输出数据速率为100-200 kHz。

为了扩展分辨率/带宽边界，需要新的架构。虽然细节超出了这个简短讨论的范围，但值得注意的是，AD9260冒险进入新的领域，实现了最先进的绝技解决方案;AD7723成功实现了先进的级联设计方法。在我们的大多数西格马 - 得尔塔 adc中使用的单比特dac，虽然保证了良好的失真，但会产生大量的量化噪声，降低信噪比。通过在调制器内使用多位dac，并采用变换技术随机化dac的非线性，AD9260实现了高分辨率和良好的失真。为了进一步降低量化噪声的影响，在AD9260和AD7723中，首先测量dac增加的量化噪声，然后进行数字减去。

特点与性能

的AD9260(图3)通过将sigma-delta技术与高速流水线a /D转换器相结合，在适度的8倍过采样比下实现了高动态范围和非常宽的输入信号带宽。差分输入被送入二阶西格马 - 得尔塔调制器，采用5位闪光量化器和5位反馈。同时，一个12位的流水线a /D转换器以更高的精度量化输入到闪存转换器。环路架构提供了一个稳定的二阶环路，具有12位量化器和12位反馈，没有空闲音调和其他特性，有时与高阶单位西格马-得尔塔调制器相关。

调制器输出被馈送到一个三级抽取滤波器，和一个模式控制允许输出绕过任何或所有阶段，提供选择输出在时钟速率(1x，或抽取由2x, 4x，或8x。抽取滤波器的阻带抑制1.25和18.75 MHz之间的频率，大大减轻了对输入的抗混叠要求。芯片上提供了一个带缓冲区的参考。在2.5 v模式下(最佳噪声&失真)，4v p-p全量程差分输入可以处理。在1v模式下，范围为1.6 V p-p。任意可编程值也可通过外部电阻分压器。偏置调整按时钟速率比例缩放功率，允许降低功耗(和性能)，时钟速率从20到5 MSPS和585到150 mW。

AD7723(图4)使用许多级联的一阶和二阶西格马 - 得尔塔调制器，每个调制器由一个或多个积分器、一个比较器和一个1位DAC组成。第一个调制器执行实际到数字的转换，随后的调制器，通过其校正逻辑，依次去除由前一个调制器贡献的量化噪声，同时通过将自己的量化噪声向上移动频率来降低自己的本底噪声。为了满足AD7723的性能要求，采用了5阶噪声整形，使得输出只包含输入信号和调制器4的5阶形量化噪声。

AD7723的时钟最高可达19.2 MHz。采用5级FIR抽取滤波器，既降低了输出数据率，又消除了带外量化噪声。ADC输出可以从第4或第5滤波器中获取。来自第四个滤波器的数据的输出数据率(ODR)为1.2 MHz, SINAD为85 dB，而来自第5个滤波器的数据的ODR为600 kHz，但SINAD更高，为88 dB。第5个滤波器也可以配置为高通滤波器，允许AD7723用作带通ADC。

AD7723提供灵活的串行或并行接口，高过采样率(OSR)以最大限度地减少抗混叠滤波器的复杂性，并接受单极或双极输入，用于简单的接口输入驱动电路。工作温度范围为-40℃~ +85℃。

AD9260是由Todd Brooks领导的位于马萨诸塞州威尔明顿的我们的高速转换器小组成员组成的团队设计的。AD7723是由Peter Hurrell(他也提供了上面的大部分文本)和Colin McIntosh设计的，我们在英国纽伯里的设计组。