问：设备没有指定其ADG系列交换机和多路复用器的带宽。有什么原因吗?

答：ADG系列开关和多路复用器具有非常高的输入带宽，在数百兆赫兹。然而，带宽规格本身并不是很有意义，因为在这些高频率下，断开隔离和串扰将显著降低。例如，在1 MHz时，开关的隔离度通常为70 dB，串扰为-85 dB。非隔离和串扰每10年衰减20 dB。这意味着在10 MHz时，断开隔离降低到50 dB，串扰增加到-65 dB。在100 MHz时，断开隔离将降至30 dB，而串扰将增加到-45 dB。因此，仅考虑带宽是不够的——必须考虑非隔离和串扰，以确定应用程序是否能够在所需的高频下容忍这些规格的降低。

问：哪些开关和多路复用器可以用小于数据表中规定的电源操作?

答：所有ADG系列开关和多路复用器均可在低至+ 5v或±5v的电源下工作。受电源电压影响的指标有:定时、导通电阻、供电电流和漏电流。降低电源电压可以减小电源电流和泄漏电流。例如，在+125℃，±15v电源条件下，ADG411的I(S(OFF))和I(D(OFF))为±20na, I(D(ON))为±40na。当电源电压降至±5v时，I(S(OFF))和I(D(OFF))降至±2.5 nA，在+125℃时，I(D(ON))降至±5na。电源电流I(DD)、I(SS)和I(L)在±15v电源下，+125℃时最大为5ma。当使用±5v电源时，电源电流最大降至1µa。导通电阻和时序随着电源的减少而增加。下图显示了ADG408的时序和导通电阻随电源电压的变化情况。

问：部分ADG系列开关采用DI工艺制造。这是什么?

答：DI是介质隔离的缩写。在DI工艺中，在每个CMOS开关的NMOS和PMOS晶体管之间放置绝缘层(沟槽)。消除了标准开关中晶体管之间的寄生结，从而产生完全防锁存开关。在结隔离(不使用沟槽)中，PMOS和NMOS晶体管的N和P井形成一个正常工作时反向柯林斯偏置的二极管。然而，在过压或断电条件下，当输入超过电源时，二极管正向偏置，与两个晶体管形成类似硅控整流器(SCR)的电路，导致电流被显着放大，最终锁存。这种二极管不存在于介质隔离开关中，使该部分具有锁存性。

问：故障保护的多路复用器和通道保护器是如何工作的?

答：故障保护多路复用器或通道保护器的通道由两个NMOS和两个PMOS晶体管组成。其中一个PMOS晶体管不位于直接信号通路上，而是用于将第二个PMOS的源端连接到其后门。这具有降低阈值电压的作用，从而增加了正常工作的输入信号范围。NMOS器件的源、后门连接的原因是一样的。在正常工作时，故障保护部件作为标准的多路复用器工作。当通道输入出现故障时，这意味着输入超过了由供电轨电压设置的某个阈值电压。阈值电压与供电轨的关系如下:对于正过电压，阈值电压由V(DD) - V(TN)给出，其中V(TN)是NMOS晶体管的阈值电压(通常为1.5 V)。对于负过电压，阈值电压由V(SS) - V(TP)给出，其中V(TP)是PMOS器件的阈值电压(通常为2 V)。当输入电压超过这些阈值电压时，通道上没有负载，通道的输出被箝位在阈值电压。

问：当过电压存在时，这些部件如何工作?

答：下面两幅图显示了过电压条件下信号通路晶体管的工作情况。这张图展示了当正向过电压施加到通道上时，N、P和N系列晶体管是如何工作的。当漏极电压超过(V(DD) - V(TN))时，第一个NMOS晶体管进入饱和模式。NMOS器件源端的电位等于(V(DD) - V(TN))。其他MOS器件处于非饱和工作模式。

当负过电压加到通道上时，漏极电压超过(V(SS) - V(TP))， PMOS晶体管进入饱和工作模式。与正过电压一样，其他MOS器件是非饱和的。

问：长如何影响夹紧电压?

答：当通道被加载时，通道输出将在阈值之间的电压值处钳位。例如，负载为1 k欧姆，V(DD) = 15 V，过电压为正，输出将钳位在V(DD) - V(TN) - 得尔塔V，其中得尔塔V是由于非饱和MOS器件通道上的IR电压降。在下面的例子中，箝位NMOS的输出电压为13.5 V。其余两个MOS器件的导通电阻通常为100 欧姆。因此，电流为13.5 V/(1 k欧姆 + 100 欧姆) = 12.27 mA。这会在NMOS和PMOS之间产生1.2 V的电压降，从而产生12.3 V的钳位电压。故障状态下的电流由输出端的负载决定，即V(CLAMP)/R(L)。

问：使故障保护的多路复用器和通道保护在没有电源的情况下起作用。

答：是的。当供电轨道断开或暂时断开时，这些设备仍能正常工作。当V(DD)和V(SS)等于0 V时，所有晶体管都关闭，如图所示，电流被限制在亚纳安培水平。

问：什么是“电荷注入”?

答：开关和多路复用器中的电荷注入是由与组成开关的NMOS和PMOS晶体管相关的杂散电容引起的电平变化。下图模拟了开关的结构和与此实现相关的杂散电容。该结构基本上由NMOS和PMOS器件并联组成。这种布置为双极输入信号产生了熟悉的“浴缸”电阻曲线。等效电路显示了导致电荷注入效应的主要寄生电容C(GDN) (NMOS栅极漏极)和C(GDP) (PMOS栅极漏极)。与PMOS器件相关的栅极漏极电容大约是NMOS器件的两倍，因为对于两个器件具有相同的导通电阻，PMOS器件的面积大约是NMOS的两倍。因此，相关的杂散电容大约是NMOS器件在市场上发现的典型开关的两倍。

当开关接通时，正电压加到NMOS的栅极上，负电压加到PMOS的栅极上。由于杂散的栅极-漏极电容不匹配，不等量的正负电荷被注入漏极。其结果是从开关的输出中去除电荷，表现为负向电压尖峰。因为开关现在打开，这个负电荷通过开关的导通电阻(100 欧姆)迅速放电。这可以在5µs的模拟图中看到。然后当开关关断时，负电压加到NMOS的栅极，正电压加到PMOS的栅极。其结果是电荷增加到开关的输出。因为开关现在关闭，这个注入的正电荷的放电路径是一个高阻抗(100 毫欧)。结果是负载电容存储这些电荷，直到开关再次打开。仿真图清楚地显示了这一点，C(L)上的电压(作为电荷注入的结果)保持在170 mV恒定，直到开关在25µs时再次打开。在这一点上，等量的负电荷被注入到输出端，将C(L)上的电压降低到0 V。在35µs时，开关再次打开，该过程以这种循环方式继续进行。

在较低的开关频率和负载电阻下，由于注入的电荷在下一个开关转换之前泄漏，开关输出将包含正负故障。

问：如何提高开关的电荷注入性能?

答：如上所述，电荷注入效应是由NMOS和PMOS器件的寄生栅漏电容不匹配引起的。因此，如果这些寄生体能够匹配，则几乎没有电荷注入效应。这正是在器件CMOS开关和多路复用器中所做的。匹配是通过在NMOS器件的栅极和漏极之间引入假电容来完成的。

不幸的是，匹配只能在一组特定条件下完成，即当两个设备的源上的电压为0 V时。其原因是寄生电容C(GDN)和C(GDP)不是恒定的;它们随源电压变化。当NMOS和PMOS的源电压变化时，它们的通道深度也会发生变化，C(GDN)和C(GDP)也会随之变化。由于在V(SOURCE)= 0 V处的匹配，电荷注入效应对于V(SOURCE)的其他值将是明显的。

注:通常在数据表上指定在这些匹配条件下的电荷注入，即V(SOURCE) = 0 V。在这些条件下，大多数开关的电荷注入通常相当好，最大为2到3个pC。然而，对于其他V值(SOURCE)，在一定程度上取决于单个开关，电荷注入将增加。许多数据手册都会显示电荷注入随源电压的函数图。

问：如何在应用程序中最小化这些影响?

一个。电荷注入效应是由于注入一定量的电荷而在开关的输出端产生电压故障。故障幅度是开关输出负载电容的函数，也是开关的接通和关断时间的函数。负载电容越大，输出端的电压差错越小，即Q = C × V，或V = Q/C，且Q是固定的。当然，可能并不总是可以增加负载电容，因为它会减少通道的带宽。然而，对于音频应用，增加负载电容是减少那些不必要的“砰”和“咔哒”的有效手段。

选择开断时间较慢的开关也是减小开关输出毛刺幅度的有效手段。相同的固定数量的电荷在较长的时间内注入，因此有较长的时间可以泄漏。结果是一个更大范围的小故障，但幅度大大减小。这种技术在一些音频开关产品中非常有效地使用，例如SSM-2402/ SSM-2412，其中打开时间被设计为10毫秒的数量级。

另外值得一提的一点是，电荷注入性能与开关的导通电阻直接相关。一般来说，R(ON)越低，电荷注入性能越差。其原因纯粹是由于相关的几何结构，因为R(ON)通过增加NMOS和PMOS器件的面积而降低，从而增加CGDN和C(GDP)。因此，关闭R(ON)以减少电荷注入在许多应用中也是一种选择。

答：如何评估开关或多路复用器的电荷注入性能?

答：评估开关电荷注入性能的最有效方法是使用类似于下面所示的设置。通过以相对较高的频率(< 10khz)打开和关闭开关，并在示波器上观察开关输出(使用高阻抗探头)，将观察到如图11所示的迹线。注入负载的电荷量由得尔塔V(OUT) × C(L)给出。其中得尔塔V(OUT)为输出脉冲幅度。