在上一个问题的讨论结束时，我在ADC和微控制器之间建立通信时遇到了问题。如果您还记得，无论输入电压如何，微控制器似乎总是返回FFF(HEX)的转换结果。是什么原因造成的呢?

一个。有许多可能的与时间相关的错误源。您可以通过将所有定时信号连接到逻辑分析仪或多通道示波器(至少需要三个通道来同时查看所有信号)来开始解决此问题。您将在屏幕上看到的内容与下图中的时序图类似。首先确保启动转换命令(CONVST)正在生成(来自微型或来自独立振荡器)。一个常见的错误是使用极性错误的CONVST信号。转换仍然会执行，但不是在您期望的时候执行。同样重要的是要记住，通常对CONVST信号有一个最小脉冲宽度要求(通常约为50纳秒)。来自快速微处理器的标准写或读脉冲可能无法满足这一要求。如果太短，可以通过插入软件等待状态来延长脉冲宽度。

确保在读取周期开始之前，微正在等待转换完成。您的软件应该注意转换所需的时间，或者等待ADC的转换结束(EOC)指示以在微端产生中断。确保EOC信号的极性是正确的，否则ADC在转换过程中会导致中断。如果微对中断没有响应，您应该检查软件中中断的配置。

当串行时钟线(SCLK)没有寻址转换器时，考虑它的状态也很重要。正如我在前面的讨论中提到的，一些dac和adc不能正确地使用连续串行时钟。除此之外，一些设备要求SCLK信号总是在一个特定的状态下空闲。

问:好吧，我已经发现并纠正了软件中的一些错误，情况似乎正在改善。当我改变输入电压时，来自转换器的数据正在改变，但转换结果似乎没有可识别的格式。

一个同样，有许多可能的误差源。ADC将输出直接二进制或二进制补码格式的转换结果(BCD数据转换器不再广泛使用)。检查您的micro是否配置为接受适当的格式。如果micro不能配置为直接接受二进制补码，您可以通过排他或加100将数据转换为直接二进制…00二进制。

通常串行时钟的边缘(上升或下降)将使数据出ADC并进入数据总线。后缘然后将数据记录到微处理器中。确保微控和ADC都在相同的规则下工作，并且满足所有的设置和保持时间。如果转换结果恰好是预期值的一半或两倍，则表明数据(尤其是MSB)的时钟位于错误的边缘。同样的问题也会在串行DAC中表现为输出电压是期望值的一半或两倍。

驱动转换器的数字信号应该是干净的。除了可能对设备造成长期损坏外，超调或过调还会导致转换和通信错误。图中显示了驱动单电源转换器时钟输入的一个带有大超调尖峰的信号。在这种情况下，时钟输入驱动PNP晶体管的基极。按照通常的做法，器件的p型衬底内部连接到可用的最负电位-在这种情况下，接地。在SCLK线上超过0.3伏的地下偏移就足以开启n型基片和p型衬底之间的寄生二极管。如果这种情况经常发生，长期下去，可能会导致设备损坏。

在短期内，虽然不会造成损坏，但激活通常惰性的衬底会影响器件中的其他晶体管，并可能导致每个脉冲被检测到多个时钟脉冲。由此产生的抖动在串行转换器中是一个严重的问题，但在并行转换器中则不是一个问题，因为读写周期通常取决于第一个应用的脉冲;随后的脉冲被忽略。然而，如果在转换过程中存在这种信号，串行和并行转换器上的噪声性能都会受到影响。

该图显示了如何容易地减少超调。在引起问题的数字线上串联了一个小电阻。该电阻将与数字输入的寄生电容C(par)结合，形成一个低通滤波器，该滤波器应消除接收信号上的任何振铃。通常建议使用50w电阻器，但可能需要进行一些实验。如果数字输入的内部电容不足，也可能需要从输入到地添加外部电容。在这里，实验是必要的，但一个好的起点大约是10pf。

问:你提到时钟超调会降低转换器的噪声性能。从接口的角度来看，我还能做些什么来获得良好的信噪比?

一个。由于您的系统在混合信号环境(即数字环境)中运行，因此接地方案至关重要。你可能知道这一点——因为数字电路有噪声——数字地线应该分开，只在一点相连。这种连接通常在电源处进行。事实上，如果和数字设备是由一个共同的电源供电，可能是+5 V或+3.3 V单电源系统的情况下，没有选择，只能连接地线回到电源。但是转换器的数据表可能有一个指令来连接设备上的引脚AGND和DGND !那么，如何才能避免在两个地方接地时产生接地回路呢?

下图显示了如何解决这个明显的困境。关键是转换器引脚上的AGND和DGND标签指的是这些引脚连接到转换器的部分。设备作为一个整体应该被视为。因此，在AGND和DGND引脚连接在一起后，应该有一个单独的连接到系统的接地。诚然，这将导致转换器的数字电流在接地平面中流动，但这通常比将转换器的DGND引脚暴露在嘈杂的数字接地平面中要小得多。这个例子还展示了一个数字缓冲器，称为数字地，用于将转换器的串行数据引脚与噪声串行总线隔离开来。如果转换器是点对点连接到微型，这个缓冲器可能是不必要的。

该图还显示了如何处理使用单个电源为混合信号系统供电的日益普遍的挑战。在接地情况下，我们运行单独的电源线(最好是电源平面)到电路和数字部分。我们将转换器的数字电源引脚视为。但是以电感器的形式与电源引脚隔离是适当的。记住，转换器的两个电源引脚都应该有单独的去耦电容器。数据表将推荐合适的电容器，但一个好的经验法则是0.1µF。如果空间允许，还应包括每个器件的单个10µF电容器。

问:我想使用光隔离器在ADC和微控制器之间设计一个隔离的串行接口。在使用这些设备时，我应该注意什么?

一个。光隔离器(也称为光耦合器)可用于创建一个简单而廉价的高压隔离屏障。在转换器和微型之间存在电流隔离屏障也意味着和数字系统接地不再需要连接。如图所示，AD7714精密ADC和流行的68HC11微控制器之间的隔离串行接口可以用三个光隔离器实现。

设计师应该意识到，虽然，使用具有相对较慢的上升和下降时间的光隔离器与CMOS转换器可能会导致问题，即使串行通信以较慢的速度运行。

CMOS逻辑输入被设计成由一个确定的逻辑0或逻辑1驱动。在这些状态下，它们产生和吸收的电流是最小的。然而，当输入电压在逻辑零和逻辑一(0.8 V到2.0 V)之间转换时，栅极将消耗增加的电流。如果使用的光隔离器上升和下降时间相对较慢，则在死带中花费的过多时间将导致栅极中的自热。这种自加热倾向于将逻辑门的阈值电压向上移动，这可能导致单个时钟边缘被转换器解释为多个时钟脉冲。为了防止这种阈值抖动，来自光隔离器的线路应该使用施密特触发电路进行缓冲，以向转换器提供快速，锐利的边缘。