一站式电子元器件采购平台

华强商城公众号

一站式电子元器件采购平台

元器件移动商城,随时随地采购

华强商城M站

元器件移动商城,随时随地采购

半导体行业观察第一站!

芯八哥公众号

半导体行业观察第一站!

专注电子产业链,坚持深度原创

华强微电子公众号

专注电子产业链,
坚持深度原创

电子元器件原材料采购信息平台

华强电子网公众号

电子元器件原材料采购
信息平台

如何为DSP接口模式配置MAX2769C ADC寄存器

来源:analog 发布时间:2023-09-18

摘要: MAX2769C ADC输出支持两种基带接口:默认模式和DSP接口模式。本应用说明讨论了如何为DSP接口模式配置ADC寄存器。默认模式配置请参考MAX2769C数据手册。

MAX2769C是一种全球导航卫星系统(GNSS)接收器,覆盖单芯片上的GPS、GLONASS、伽利略和北斗导航卫星系统。这款单转换GNSS接收机旨在为工业应用和包括移动手机在内的广泛消费应用提供高性能。

MAX2769C包括一个片上ADC,用于将下变频GNSS信号数字化。ADC输出的CMOS逻辑电平对于I和Q通道都具有一个或两个量化位,或者对于I通道具有最多三个量化位。I和Q输出也可以绕过片上ADC。

当使用ADC时,MAX2769C支持两种类型的基带接口:

  • 默认模式下,I0和I1输出I个采样,Q0和Q1输出Q个采样。用户可以选择寄存器配置所使用的每个I和Q采样的位数。每个CLK_OUT周期的I和Q输出都输出一个示例。

  • 在DSP接口模式下,多达4位可以多路复用到单个输出。


MAX2769C数据表只详细说明默认模式。本应用说明解释了如何配置DSP接口模式所需的寄存器。

DSP接口模式

概述


DSP接口的目的是双重的。首先,DSP接口将ADC数据组装成帧,这些帧通过帧号在每帧的开头插入定时信息。其次,DSP接口提供了在多位ADC数据输出情况下的数据序列化手段。

帧计数器的值在每一帧的开头作为时间戳插入到数据流中。DIEID码的2位和STRM_BITS字的2位前缀为28位长的帧号,这样帧(时间)戳的总长度为32位,位于每个帧的开头。

在帧戳位之后,GPS数据被序列化为位0、位1、位2和位3的16位段。要序列化的比特数由STRM_BITS字控制,它在1位、2位和4位情况中进行选择。


描述


片上多比特ADC将下变频GPS信号数字化,并将数据输出为四个逻辑信号(位0、位1、位2、位3),表示I和/或Q通道中的符号/幅度、无符号二进制或二进制补码数据。有关数据格式的详细说明,请参阅IC数据表。

ADC的分辨率可以设置为每通道3位。例如,符号/幅度格式的2位I和Q数据映射如下:位0 = Sign_I,位1 = Mag_I,位2 = Sign_Q,位3 = Mag_Q。

数据可以被序列化成16位的段,0位依次是1位、2位和3位。要序列化的比特数由STRM_BITS字控制,它在位0、位0和位1、位0和位2、位0、位1、位2和位3中选择。

如果只序列化0位,则数据流只包含0位数据。如果选择了位0和位1(或位2)的序列化,则流数据模式由16位位0数据和16位位1(或位2)数据组成,依次是16位位0数据,以此类推。在这种情况下,串行时钟必须至少是ADC时钟的两倍快。

如果选择位0、位1、位2、位3的4位串行化,串行时钟必须至少比ADC时钟快4倍。

如果使用分数时钟分频器,串行时钟(CLK_SER)和ADC时钟(CLK_ADC)之间的瞬时分频比在分数时钟分频器的控制下连续变化。例如,如果分数时钟周期等于串行时钟周期的4.5倍,则通过一系列交替的/4和/5周期可以实现4.5的平均除法比。

ADC数据并行加载到四个保持寄存器中,对应四个ADC输出。保持寄存器长16位,由ADC时钟进行时钟处理,ADC时钟取自小数分频器的输出。在16位ADC周期结束时,数据被转移到四个移位寄存器中,并在下一个16位ADC周期中串行地转移到输出。移位寄存器由串行时钟计时,该时钟必须足够快,以便在从ADC加载下一组数据之前将所有64 = 4 x 16位数据移出。在所有64位数据流到输出后,数据遵循全零模式。DATA_SYNC信号用于表示每个有效的16位数据片的开始。此外,还有一个TIME_SYNC信号,它每128到16384个ADC时钟周期输出一次。


图1所示 顶级连接和控制信号

3线SPI接口控制信号


  • STRM_EN:该命令配置IC,使DSP接口插入到信号路径中。同时,所有内部寄存器被重置。

  • STRM_START:该命令的正边允许数据流到输出。它还支持时钟和帧同步输出。

  • STRM_STOP:该命令的正边禁止数据流输出。它还禁用时钟和帧同步输出。

  • STRM_COUNT< 2:0&gt:这个控制信号选择数据(时间)计数器的长度;最小值为128位(000),最大值为16394位(111)。

  • DIEID< 1:0&gt:这个字标识IC的硬件版本。MAX2769C的默认版本对应于00。

  • STRM_BITS< 1:0&gt:这个词定义了要流到输出的比特数。
    00 =位0
    01 = 0位,1位
    10 =比特0,比特2
    11 =比特0,比特1,比特2,比特3

  • FRM_COUNT< 27:0>。这个词定义了开始流的帧数。当流模式被命令STRM_EN启用,但命令STRM_START未被接收时,该模式是活跃的。在这种情况下,帧计数器在STRM_EN断言时重置,并开始计数。当帧数达到FRM_COUNT定义的值时,流开始。

  • STAMP_EN:该信号允许在每一帧的开头插入帧号。如果禁用,则只有ADC数据流到输出。

  • DAT_SYNCEN:这个控制信号在DATA_SYNC输出处启用同步脉冲。每个脉冲的上升沿与有效数据流的开始一致,有效数据流总是从0<0>数据在16、32或64个周期后停止,具体取决于流的位数。

  • TIME_SYNCEN:当通过STRM_EN命令启用流时,该信号可以在任何时候输出时间同步脉冲。否则,只有当数据流在输出时是活动的,即,在STRM_START和STRM_STOP命令绑定的时间间隔内,时间同步脉冲才可用。

  • STRM_RST:该命令重置所有计数器,而不考虑流周期内的定时。


图2 框图

时间图

在DSP接口模式下,基带是MAX2769C的DATA_SYNC、TIME_SYNC和DATA_OUT输出的接收端。DATA_SYNC、TIME_SYNC和DATA_OUT信号位于CLK_SER的上升沿,需要锁存到下降时钟沿的基带中。图3和图4显示了DSP接口信号的功能时序。



图3 时间图


图4 具有时间戳输出的时序图

表1、时间值
时间值
时间TYP偏差

t(延迟)0 ns±2 ns


0.5±0.03

表1中的数字表示通常期望的计时值和期望的与标准值的最大偏差。图5进一步显示了在实际应用程序中体验到的三个信号之间的关系。

CLK_SER信号的占空比主要由应用于MAX2769C引脚15 (XTAL)的参考信号的占空比决定。提供的数字适用于使用Rakon IT3205CE系列16.368MHz TCXO作为参考的情况。

这些数据代表Maxim迄今为止提供具体应用指导的最大努力,但不表示任何保证。


图5、CLK_SER、DATA_OUT、TIME_SYNC的关系。深蓝(1)= CLK_SER,浅蓝(2)= DATA_OUT,粉色(3)= TIME_SYNC,绿色(4)= DATA_SYNC。

寄存器的配置

表2、配置3寄存器设置(CONF3<31:0>,地址:2(h),默认值:B4FB15C(h))
\位名称位置
(0 = lsb)
默认的函数
STRM_EN110DSP串行数据流接口使能。这个位配置IC,使DSP接口插入信号路径。设置1为使能接口,设置0为使能接口。
STRM_START100该命令的正边允许数据流到输出。它还支持时钟、数据同步和帧同步输出。
STRM_STOP90该命令的正边禁止数据流输出。它还禁用时钟、数据同步和帧同步输出。
STRM_COUNT8:6111将时间计数器的长度从128(000)设置为16384(111)。
注意:IC数据表显示这些位是保留的,但这些位仍然可以控制。
STRM_BITS5:401流的位数。[5:4] = 00:我知道;01:我想念,我想念;10 . I msb, q msb;我爱你,我爱你,我爱你,我爱你。
STAMP_EN3.1该信号允许在每一帧的开头插入帧号。如果禁用,则只有ADC数据流到输出。
TIME_SYNCEN21当STRM_EN命令启用流时,该信号在任何时候都可以输出时间同步脉冲。否则,只有当数据流在输出处处于活动状态时,时间同步脉冲才可用,例如,在STRM_START和STRM_STOP命令绑定的时间间隔内。
DAT_SYNCEN10这个控制信号启用DATA_SYNC输出端的同步脉冲。每个脉冲与对应于给定输出位的16位数据字的开头一致。
STRM_RST00该命令重置所有计数器,而不考虑流周期内的定时。
表3、分数时钟分配器设置(CLK<31:0>,地址:7h,默认值:10061B2h)
位名称位置
(0 = lsb)
默认的函数
L_CNT27:16256 d设置L计数器的值。000100000000 = 256分频器,100000000000 = 2048分频器
M_CNT15:41563 d设置M计数器的值。011000011011 = 1563分频器,100000000 = 2048分频器
FCLKIN3.0分数时钟分压器。设置1为选择来自小数时钟分频器的ADC时钟,或设置0为绕过小数时钟分频器的ADC时钟。
ADCCLK20ADC时钟选择。设置0选择ADC和小数分频时钟来自参考分频/乘法器。
SERCLK110选择来自引用分频器的序列化器时钟。
模式00DSP接口模式选择,设置为1为标准模式操作。



声明:本文观点仅代表作者本人,不代表华强商城的观点和立场。如有侵权或者其他问题,请联系本站修改或删除。

社群二维码

关注“华强商城“微信公众号

调查问卷

请问您是:

您希望看到什么内容: