在汽车应用中使用MAX9205/MAX9206 LVDS服务器传输I(2)S音频流

来源：analog 发布时间：2023-09-12

摘要： 本应用说明描述了如何使用MAX9205 10位LVDS序列化器和MAX9206 10位LVDS反序列化器在两个音频组件之间通过单个屏蔽双绞线(STP)传输I(2)S音频数据流。

低压差分信号-车载数字视频路由最有效的接口-也可以用作传输数字音频数据流的低成本解决方案。(1)本应用说明详细介绍了如何使用MAX9205 / MAX9206 10位LVDS串行/反串行(SerDes) ic在STP布线中传输多达4个I(2)S音频数据流。有关这些ic的详细信息，请参阅MAX9205/MAX9206数据表。

LVDS序列化器的优势

由于每次音频信号在数字域和数字域之间转换时，音质都会下降，因此为了提供最佳音质，在可能的情况下将音频数据保持在数字形式是很重要的。MOST 总线是为车载音频数据传输而设计的，但对于大多数应用来说，实现起来很昂贵，而且成本过高。对于消费类音频设备，S/PDIF通常用于将压缩音频数据从一个音频设备传输到另一个音频设备。但是，S/PDIF没有带宽以未压缩格式传输5.1或7.1数字音频，并且缺乏用于汽车应用的可靠的健壮物理层。

使用LVDS传输数字音频数据提供了一种强大、低成本、高带宽的接口解决方案，可以轻松地添加到现有硬件中，而不会影响系统资源。已经可用的I²S流形式的数字音频数据可以在几乎没有软件开销的情况下传输到车辆的不同位置。通过将音频数据保持为数字形式，可以从系统中消除多个adc, dac和电线，从而释放成本和电路板空间，用于其他功能。

LVDS已经用于将来自摄像机、DVD播放器和导航系统的视频数据路由到车辆中的各种显示器。其低信号幅度和差分结构使得LVDS能够以低电磁比传输高带宽数据。

MAX9205/MAX9206解决方案

MAX9205设计用于从单个参考时钟传输10位并行数据。为了将I²S信号SCLK、WS和SDA0-3作为数据传输，我们需要一个与SCLK同步且频率至少为其两倍的参考时钟。

在线束中留下模块的信号必须坚固，以承受恶劣的汽车环境和故障条件。LVDS母线需要交流耦合，以防止在高压短路情况下损坏母线。由于MAX9205不会自动对输出信号进行直流平衡，因此我们必须确保正在传输的数据实际上是直流平衡的。由于我们使用的10个可用输入中不超过6个，我们可以使用剩余的4个输入来对传输的数据进行直流平衡。SCLK和WS信号是对称信号，因此我们只需要反转随机信号SDA0-3并将它们馈送到未使用的输入中，以确保每个2通道I(2)S数据包传输的1和0的数量相等。

为了满足MAX9205的设置和保持时间，并防止MAX9206反序列化器输出处的过量抖动，应在I(2)S信号不改变状态时对其进行采样。将TCLK_R/F连接到GND，使MAX9205能够对参考时钟(TCLK)下降沿上的输入进行采样。这假设TCLK的上升沿对应于SCLK改变状态的时间。如果这与您的配置不同，请对TCLK_R/F进行适当的调整，以确保满足输入的设置和保持时间。图1给出了I(2)S输入信号的适当采样。

图1所示采样I(2)S输入信号。

图2演示了应用程序原理图。

图2 使用MAX9205/MAX9206传输I(2)S音频数据的原理图。

原理图的左侧(标记为“序列化器”)包含序列化和传输LVDS音频数据流所需的电路。表1包含了串行化电路的元件列表和信号描述。

表1 序列化器端的组件和信号列表
指定	数量	描述
R1	1	100欧姆±1%表面贴装电阻
R5, R7	2	10k欧姆±1%表面贴装电阻
R8	1	无人居住的。将R7移动到这里，在REFCLK上升沿上采样I(2)S信号。
C1, C2	2	0.1µF 25V±5%表面贴装陶瓷电容器
C5、C6	2	1nF 16V±10%表面贴装陶瓷电容器
制备过程,C10	2	0.1µF 25V±10%表面贴装陶瓷电容器
U1	1	MAX9205EAI 10位LVDS串行器
U3,愉快	2	双逆变器on Semi NL27WZ04DFT2G
SCLK	- - - - - -	I(2)S串行时钟
WS	- - - - - -	I(2)S字选择或左右通道选择
SDIN0-3	- - - - - -	I(2)S串行数据流
SDIN0-3校验	- - - - - -	倒I(2)S串行数据流输入。这个直流平衡LVDS数据流允许交流耦合输出。如果不需要交流耦合，那么这些信号可以连接到GND或用于控制信号。
REFCLK	- - - - - -	参考时钟。这个参考时钟必须至少是频率的两倍，并且与SCLK同步。对于48kHz I(2)S采样率，该时钟必须至少是SCLK的四倍。输入IN0-9将在R8填充和R7未填充的REFCLK下降沿上采样。
PWRDN校验	- - - - - -	下电逻辑输入。下拉使零件进入关闭模式。

原理图的右侧(标记为“反序列化器”)包含接收和反序列化LVDS音频数据流所需的电路。表2包含反序列化电路的元件列表和信号描述。

表2 反序列化器端的组件和信号列表
指定	数量	描述
R2	1	100欧姆±1%表面贴装电阻
R3 r4 r6	2	10k欧姆±1%表面贴装电阻
R9机型	1	10k欧姆±1%表面贴装电阻。当被填充时，ROUT_在REFCLK的下降边被频闪。
R10	1	无人居住的。移动R9到这里，在REFCLK的上升边缘上频闪ROUT_ out。
C3, C4	2	0.1µF 25V±5%表面贴装陶瓷电容器
C7、C8	2	1nF 16V±10%表面贴装陶瓷电容器
C11、C12	2	0.1µF 25V±10%表面贴装陶瓷电容器
U1	1	MAX9205EAI 10位LVDS串行器
U2	1	MAX9206EAI 10位LVDS反序列化器
U3,愉快	2	双逆变器on Semi NL27WZ04DFT2G
SCLK	- - - - - -	I(2)S串行时钟
WS	- - - - - -	I(2)S字选择或左右通道选择
SDO0-3	- - - - - -	I(2)S串行数据流
校验锁	- - - - - -	锁定指示器。当锁相环达到串行输入的频率和相位锁定，并且当帧位被识别时，低激活锁会变低。
REFCLK	- - - - - -	参考时钟。该时钟必须在MAX9205参考时钟频率的±500ppm范围内。
PWRDN校验	- - - - - -	下电逻辑输入。下拉使零件进入关闭模式。

结论

lvds是最有效的车载数字视频路由接口，也是传输音频数据的有效接口。MAX9205/MAX9206 LVDS串行/反串行集成电路为在车辆两点之间传输多个I(2)S音频流提供了简单、低成本的解决方案。设备的下一代LVDS产品将继续改进并支持通过同一STP线发送控制和数据，从而消除了对额外控制接口的需求。