为应用选择合适的时钟模式

MAX116xx、MAX103x和MAX123x系列低功耗、多通道、300ksps SAR adc具有可配置的时钟模式，在与SPI主控接口时具有灵活性。四种不同的时钟模式允许系统设计人员配置吞吐量，引脚计数和采样触发器。对于可用硬件引脚有限的设计，只需4条线即可在时钟模式10和11下操作这些adc。对于最高吞吐量，时钟模式11可用于在数据同时读出时对转换进行时钟处理。如果需要对采样瞬间进行精确控制，时钟模式01为系统设计人员提供了从外部精确触发每个采集的能力。对于具有额外硬件资源的系统，时钟模式00、01和10提供一个硬件指示器active-low EOC，表示转换结束。表1总结了使用每种时钟模式的利弊。

使用时钟模式00

这种时钟模式使用5或6个硬件引脚，并且只提供对初始采集时序的控制。在时钟模式00中，收购和转换都是内部计时的。在选择了参考电压并配置了平均寄存器之后，所有通道上的所有请求的采集和转换都可以通过单个激活-低CNVST断言脉冲启动。在开始一系列转换之前，清除内部FIFO总是最好的做法。为了在不改变任何寄存器设置的情况下清除FIFO，将0x18的输入数据字节写入设备。在时钟模式00下启动任何转换之前，必须在断言active-low CNVST之前写入转换字节。如果在每一系列数据采集/转换之前不写入转换字节，就不会有输出数据。图1概述了这个过程。

一旦写入转换字节，脉冲激活低CNVST低至少40ns。在这段时间之后，活跃低CNVST的上升优势开始了收购和转换。一旦所有转换完成，激活-低EOC引脚将变低，表示转换结束。由于所有的获取和转换都是内部定时的，所以低激活CNVST的上升沿和低激活EOC的下降沿之间的时间取决于通道的数量、扫描模式和选择的平均模式。确保主服务器等待active-low EOC变低，因为在转换完成之前访问数据可能会损坏数据。但是，如果正确计算总转换时间，则可以在启动触发器之后使用定时延迟，而不是轮询active-low EOC以减少总接口引脚数。

例1 -单通道转换，不平均(MAX11635)

写入表2中的以下寄存器设置，MAX11635配置为使用时钟模式00在通道0上进行单次转换，内部+2.5V参考常亮，单端操作，不取平均值。

由于使用了内部基准并始终导通，假设源阻抗较低，则期望的总转换时间为:

总转换时间= (t(ACQ(max)) + t(CONV(max)) × n(AVG) × n(RESULT) + t(RP) =(1.4µs (type) + 3.5µs (type)) × 1 × 1 + 0 = 4.9µs (type)))

在图2中，active-low的EOC在active-low CNVST上升沿后降低5.2µs。

时钟模式00示例2 -四通道扫描，32次平均(MAX11635)

在表3中写入以下寄存器设置，MAX11635配置为使用时钟模式00，内部+2.5V参考常亮，单端操作和32倍平均扫描通道0到通道3。返回的数据将是每个通道的平均结果，因此按照通道0、通道1、通道2、通道3的顺序，预计只有4个字节。

由于使用了内部基准并始终导通，假设源阻抗较低，则期望的总转换时间为:

总转换时间= (t(ACQ(max)) + t(CONV(max)) × n(AVG) × n(RESULT) + t(RP) =(1.4µs (type) + 3.5µs (type)) × 32 × 4 + 0 = 627.2µs (type)))

在图3中，active-low EOC降至587.6?活动-低位CNVST上升沿后0s。

使用时钟模式01

这种时钟模式使用五个或六个硬件引脚，并对每个单个采集触发器进行控制。在时钟模式01中，采集是通过active-low CNVST引脚计时的，转换是内部计时的。在时钟模式01下启动任何转换之前，必须在断言active-low CNVST之前写入转换字节。对于单次获取/转换，此时钟模式与时钟模式00相同。但是，如果请求多个转换，则需要一个单独的active-low CNVST脉冲来触发每个采集。图4总结了时钟模式01的串行数据流。

一旦写入转换字节，脉冲激活低CNVST降低至少1.4µs。请注意，这个时间明显长于时钟模式00指定的40ns;请参考具体的设备数据表以获得准确的时间细节。在这段时间之后，活跃-低CNVST的上升边缘开始了第一次获取和转换。每次转换完成后，激活-低EOC引脚将变低。如果在active-low EOC变低之前发送第二个active-low CNVST脉冲，可能会损坏输出数据。一旦所有请求的转换完成，活动-低EOC引脚将断言低，数据可以被读取。

时钟模式01示例1 -单通道转换，4倍平均(MAX11635)

写入表4中的以下寄存器设置，MAX11635配置为通道0上的单通道转换，使用时钟模式01，内部+2.5V参考始终开，单端操作，4倍平均。即使读取单个输出代码，也需要发送四个低激活CNVST脉冲来获取4个样本进行平均。

由于总转换时间取决于何时激活低激活CNVST，因此没有对所需总时间的精确估计。时钟模式01的SPI事务示例如图5所示。

时钟模式01示例2 -四通道转换，8倍平均(MAX11635)

写入表5中的以下寄存器设置，MAX11635配置为使用时钟模式01扫描通道0到通道3，内部+2.5V参考常亮，单端操作，平均为8倍。对四个通道进行采样，每个通道进行8次采集，总共需要32个低激活CNVST脉冲来完成所有请求的转换。图6显示了启用了平均和通道扫描的时钟模式01的另一个定时示例。

使用时钟模式10

这种时钟模式使用四个或五个硬件引脚，并且只提供对初始采集时序的控制。在时钟模式10中，收购和转换都是内部计时的。与时钟模式00不同，获取/转换过程由active-low CS的上升沿启动，而不是active-low CNVST的上升沿启动。这种模式增加了减少所需硬件引脚的优势，但代价是通过使用低激活CNVST进行精确的定时控制。当active-low CS调高时，转换序列在写入转换字节后开始。使用时钟模式10的过程如图7所示。

一旦所有转换完成，激活-低EOC引脚将变低，表示转换结束。由于所有的获取和转换都是内部定时的，因此低激活CNVST的上升沿和低激活EOC的下降沿之间的时间取决于转换字节选择的通道数量和平均值。请参考设备数据表中的公式来估计总转换时间。

时钟模式10示例1 -四通道扫描，32倍平均(MAX11635)

写入表6中的以下寄存器设置，MAX11635配置为使用时钟模式10，内部+2.5V参考始终开，单端操作和32倍平均扫描通道0到通道3。返回的数据将是每个通道的平均结果，因此按照通道0、通道1、通道2、通道3的顺序，预计只有4个字节。

由于使用了内部基准并始终导通，假设源阻抗较低，则期望的总转换时间为:

总转换时间= (t(ACQ(max)) + t(CONV(max)) × n(AVG) × n(RESULT) + t(RP) =(1.4µs (type) + 3.5µs (type)) × 32 × 4 + 0 = 627.2µs (type)))

在图8中，active-low oc在active-low CS上升沿后下降587.0µs。

使用时钟模式11

这种时钟模式使用四个硬件引脚，只给设计人员控制转换时钟速率。在时钟模式11中，采集和转换都通过SPI接口引脚在外部计时。Active-low CNVST和Active-low EOC在此时钟模式下不使用，扫描和平均都被禁用。当写入转换字节时，在紧跟CHSEL通道选择位的SCLK下降沿上触发采集。转换字节中的SCAN[1:0]位在此时钟模式下是未使用的，因为扫描被禁用，并且当它们被时钟取出时电压采集已经开始。采集完成在下一个SPI输入的第一个比特的下降沿。这意味着，如果连续计时，三个SCLK周期用于采集时间。为了满足0.6µs的最小采集时间(非零源阻抗需要更长的时间)，在此时钟模式下使用的最大SCLK频率为4.8MHz。这个频率的三个时钟周期总共需要0.625µs的时间。

图9显示了使用时钟模式11所需的流程。在写入转换字节之后，使用下面的16个SCLK周期来输出请求的样本。紧跟着转换字节的前8个SCLK周期不应该用来启动另一个转换。然而，第二个8个SCLK周期可以用来同时对输出数据的LSB进行时钟处理，并对下一个转换字节进行时钟处理。确保低激活CS在第一组8个SCLK周期和第二组SCLK周期之间的高脉冲时间不超过100µs。在每隔一个8位SPI访问中写入一个转换字节将在时钟模式11下产生可能的最大输出数据速率。一旦设备配置完毕，激活-低CS可以保持低电平，以持续启动新的转换并输出结果数据。

时钟模式11示例1 -单通道扫描，不平均(MAX11635)

写入表7中的以下寄存器设置，MAX11635配置为使用时钟模式11扫描通道0，内部+2.5V参考始终开，单端操作，不平均(默认禁用)。

这种时钟模式下的总转换时间直接依赖于SCLK周期。图10显示了一个最大输出数据速率的示例，它以4.8MHz的SCLK频率每隔一个8位SPI事务发送一个转换字节。

总结

MAX116xx、MAX103x和MAX123x系列低功耗、多通道、300ksps SAR adc中的不同时钟模式，为系统设计人员在选择最佳SPI接口时提供了多种设计选择。采集和转换时间、硬件事件触发器、引脚数和最大吞吐量都受到所选接口的影响。